Point-of-Load-Wandler Hundert Ampere und mehr

Heutige Prozessoren sind zwar besonders leistungsfähig, benötigen aber auch eine Versorgungsspannung von 1V oder darunter, die bei Lastsprüngen zudem nur wenig abweichen darf. Hinzu kommt ein Strombedarf von 100A und mehr – eine große Herausforderung für die Stromversorgungsentwickler.

Schrumpfende Halbleiterstrukturen und der damit einhergehende massive Anstieg der Transistorzahl hat es inzwischen ermöglicht, mehrere Highspeed-Prozessoren auf einem einzigen Chip (Die) unterzubringen. Dabei kann jeder Prozessor mit Taktraten bis zu 3 GHz laufen. Dieser Fortschritt in Sachen Transistordichte und Leistungsfähigkeit fordert jedoch die Entwickler heraus, die diese Lasten mit Strom versorgen müssen.

Damit die Transistoren, die um einige Größenordnungen kleiner sind als noch vor zehn Jahren, zuverlässig arbeiten, müssen die Prozessor- und FPGA-Entwickler die Versorgungsspannung für den Rechenkern (Core) auf 1 V oder weniger senken. Höhere Spannungen würden die schnellen Logiktransistoren irreparabel beschädigen. Darum werden Spannungen im Bereich von 1,8 V bis 3 V nur noch für spezielle I/O-Bausteine verwendet, die an Speicher und Peripherie angeschlossen sind.

Derzeit liegt die maximale Leistungsaufnahme von Server-Prozessoren und FPGAs zwar noch im Bereich von einigen zehn Watt, erreicht aber bei Bausteinen mit höchster Leistungsfähigkeit über 100 W. Deshalb zielt der Strombedarf am Lastpunkt (Point of Load, PoL) heute auf Werte von 100 A und mehr. Herkömmliche Architekturen zur Leistungswandlung müssen dann mit größeren Bauteilen ausgestattet werden, um den höheren Belastungen standzuhalten. In herkömmlichen Architekturen lassen sich solche Änderungen durch mehr Platz für den PoL-Wandler und die Entkoppelkondensatoren realisieren. Aber in vielen modernen Systemen wird das Platzangebot für die Leiterplatte eher immer kleiner als größer. Die Entwicklung zuverlässiger Wandler, die hohen Strömen standhalten, ist außerdem eine sehr spezielle Aufgabe, die meist nicht zur Kernkompetenz von Entwicklungsteams zählt, die Leiterplatten für derartige Prozessoren und FPGAs bereitstellen. Ohne Erfahrung auf diesem speziellen Gebiet wird die daraus resultierende Stromversorgung meist nicht optimal.

Ausgangsstrom geht quadratisch ein

Die Entwicklung von PoL-Wandlern mit niedriger Spannung und hohen Strömen wird durch den Umstand erschwert, dass der Ausgangsstroms Iout quadratisch in die Verluste eingeht. Auch die Schaltverluste sind noch hinzuzurechnen. Bei den Schaltübergängen weist der Control-MOSFET während des Schaltübergangs einen Schaltverlust proportional zu Iout ∙ Ein auf.

Die Geschwindigkeit des Schaltübergangs wird teilweise durch die Gate-Ausschaltgeschwindigkeit des Leistungstransistors bestimmt. Diese wird durch die in Standard-MOSFET-Gehäusen vorherrschende parasitäre Induktivität des Source-Anschlusses begrenzt. Dadurch kann der MOSFET weiterhin Strom leiten, obwohl die Gate-Spannung bereits 0 V erreicht hat, weil die negative elektromotorische Kraft (Gegen-EMK), die durch die parasitäre Induktivität erzeugt wird, die Source-Spannung in unter das Gate-Potenzial zieht.

Verbesserungen beim RDS(on), bei den Schaltcharakteristika und der Ansteuerung sorgen für wesentlich bessere Wirkungsgrade, die durch fortschrittlichere Designtechniken nur schwer zu erreichen wären. Um niedrige Spannungen und hohe Ströme am Lastpunkt zu ermöglichen, muss der Abwärtswandler (Buck Converter) näher betrachtet werden.