Frontendversorgung an 12/24 V

<p>Auf den Einsatz in Landfahrzeug- Motorboot- bzw. Rennsport-Bordnetzen mit 12 oder 24 V Batterien ist die Frontendversorgungs-Linie GSR.

Entwickler leistungsfähiger SoCs müssen immer mehr Analog/Mixed Signal-Blöcke (AMS) in ihre Designs integrieren. Da es aber an geeigneten EDA-Tools für diese Aufgabe mangelt, ist die Entwicklung und Verifikation solcher Designs oftmals sehr zeitaufwändig und kostenintensiv. Während sich bei großen Digital-ICs mittels »virtuellem Prototyping« die Designzyklen und die anschließenden Iterationen merklich reduzieren lassen, ist eine vergleichbare Technik für AMS-Designs bislang noch nicht oder nur sehr ungenau definiert.

Auf den Einsatz in Landfahrzeug- Motorboot- bzw. Rennsport-Bordnetzen mit 12 oder 24 V Batterien ist die Frontendversorgungs-Linie GSR.V01 von Syko zugeschnitten. Sie liefert Ausgangsleistungen von 15 bis 30 W. Die Eingangsspannungsbereiche werden inklusive dem Kalt- bzw. Dieselstart mit 8 bis 27 V/dyn. 4,5 bis 14 V/dyn. 7 Vbzw. 9 bis 34 V/dyn 6 V beherrscht. Langzeittransienten und Kurzzeit-Surge gemäß DIN ISO 7637T1-3 oder der VG96916T5 mit positiver und negativer Amplitude soeie eine Dauerverpolung bis -50 V werden durch einen neu entwickelten aktiven Verpolschutz beherrscht. Ein aktiver ausgangsseitiger Überspannungsschutz schützt den Verbraucher und eine Katastrophenschutzsicherung das Bordnetz bei Defekt des Wandlers. Bei einem Wirkungsgrad von bis zu über 92 Prozent ist der Wandler im Temperaturbereich von -40 bis +85 °C (optional +105 °C) einsetzbar. (eg)

Syko

###info@syko-power.de###,
Tel. (06182) 9352-0

Moderne High-Performance-SoCs (System on Chip) enthalten zunehmend mehr Analog/Mixed Signal-Anteile (AMS). Im Gegensatz zu digitalen Designs, die sich in Zeit und Amplitude quantisieren lassen, sind AMS-Designs wesentlich komplexer. Leistung, Störungen und andere Faktoren müssen kontinuierlich im Zeit- und Amplitudenbereich mit sehr engen Toleranzvorgaben verifiziert werden. Die Vorteile von SoCs in Hinblick auf Kosten und Leistung sind allgemein bekannt, dagegen sind AMS-Designs aber auf Grund ihrer Designkomplexität und der Verifikation sehr zeitaufwändig und fehleranfällig – und somit kostenintensiver. Das Problem wird noch dadurch verstärkt, dass es an erfahrenen AMS-Entwicklern und brauchbaren EDA-Tools mangelt.

Bei digitalen Designs können die EDA-Tools problemlos mit dem Entwicklungstempo in der Prozesstechnik Schritt halten. Um einen fehlerfreien Halbleiter im ersten Durchlauf zu erhalten oder zumindest die Anzahl der Designiterationen zu reduzieren, kommt virtuelles Prototyping zum Einsatz. Dadurch lässt sich ein logisches Design auf der Basis von vorläufigen Abschätzungen in Hinblick auf das physikalische Design stetig verfeinern. Beispielsweise lässt sich die Synthese automatisch auf der Basis von unterschiedlichen Floorplanning-, Layout- und Routing- Topologien verfeinern, um sicherzustellen, dass die Vorgaben hinsichtlich des Funktionsumfangs, des Timings und der Leistungsaufnahme erfüllt werden. Hierzu benötigt man schnelle Tools, mit deren Hilfe sich die physikalische Architektur sowie das Timing und die Leistungsfähigkeit einschätzen lassen und mit denen sich die Logiksynthese optimieren lässt.

Wie kann man sich aber ein virtuelles Prototyping für AMS-Designs definieren? Offensichtlich kann das Konzept der Logiksynthese nicht einfach auf analoge Schaltungen übertragen werden – in der Tat gibt es derzeit keine Synthese-Tools für den analogen Bereich. Außerdem lassen sich die Konzepte eines automatisierten Layouts nicht einfach auf Analog/Mixed-Signal-Schaltungen anwenden, da diese sehr empfindlich hinsichtlich der Layout-Topologie (Abstimmung) und Störeffekte sind – einschließlich induktiver Kopplungseffekte. Das Konzept ist daher progressiv zu erarbeiten. Das Endziel besteht darin, einen Prozess für das virtuelle Prototyping solcher Designs zu definieren. Dabei soll sich die Anzahl der Designzyklen durch das Schließen der Lücke zwischen physikalischem und logischem Design reduzieren. Eine Anleitung, dieses Ziel zu erreichen, wird in den folgenden Abschnitten definiert.

Constraints als Brücke

Zwar werden die Designvorgaben in AMS-Designs oft spezifiziert, von den Design- Tools jedoch nicht erfasst, übersetzt oder berücksichtigt. Erfahrene Entwickler berücksichtigen die Vorgaben oftmals durch eine manuelle Nutzung von  Constraints in den jeweiligen Designabschnitten. Constraints bedeuten aber eigentlich Designeinschränkungen, die während mehrerer Designphasen genutzt werden, um das endgültige Designziel erfolgreich zu erreichen. Zum Beispiel lässt sich mit Hilfe eines Design- Constraints einer Stromspiegelschaltung symmetrisch routen, sodass die Fehlanpassungen minimiert und eine bessere Schaltungsperformance sichergestellt wird. Idealerweise wird dieses Routing-Constraint auf Schaltplanebene eingegeben und dann vom Routing-Tool umgesetzt. Ebenso könnte zum Beispiel die Einschränkung der Stromdichte einer Leitung auf Schaltplanebene von Tools für die Schaltungsoptimierung beziehungsweise Elektromigration berücksichtigt werden. Damit ließe sich dann ein Spannungsabfall über diese Leitung beziehungsweise die Stromdichte reduzieren und somit die Zuverlässigkeit  der Schaltung erhöhen. Die EDA-Tools sollten in den unterschiedlichen Phasen des Designzyklus Constraint-orientiert arbeiten und die Eingabe und Darstellung von Constraints erlauben. Um eine problemlose Weitergabe von Constraints über die verschiedenen Designphasen zu ermöglichen, sollten die Constraints unbedingt eine standardisierte Semantik aufweisen und in einer gemeinsamen Datenbank gespeichert sein, die alle Tools im Flow verstehen. Zudem  ist ein gemeinsames Managementder Constraints und Designs mit den Design-Management- Tools erforderlich. Constraints bilden die Infrastruktur für ein virtuelles Prototyping in AMS-Designs und arbeiten quasi als Brücke zwischen logischer, physikalischer und DFM-Welt (Design for Manufacturing).

Basierend auf den definierten Constraints im Schaltungsdesign und Layout, sollten die automatisierten Platzierungs- und Routing-Tools die funktionellen und topologischen Anforderungen einhalten. Natürlich wäre hierzu ein robuster, skalierbarer und schneller Optimierer im Backend erforderlich, um die unterschiedlichen physikalischen Architekturen in Hinblick auf mehrere Ziele, Variablen und mathematische Constraints zu untersuchen. Automatisierte Platzierungs- und Routing-Engines mit hoher Kapazität, die bereits in der digitalen Welt verbreitet sind, könnten weiter verbessert werden, um auch die Design-Constraints zu berücksichtigen. Durch eine Mischung aus »Grid-basierendem« und »Shape-basierendem« Routing ließen sich Kompromisse zwischen Geschwindigkeit und Genauigkeit für die verschiedenen Layoutbereiche finden. Zudem sollte die Architekturuntersuchung auch DRC- (Design Rule Checker) und LVS-korrekt (Layout vs. Schematic) sein. Die virtuelle Prototyping-Engine für digitale Designs sollte mit den automatisierten AMS-Layout- und -Routing-Tools zusammenarbeiten und die Daten auf der nächsten Ebene einspeisen.

Zusätzlich zur Topologieauswahl sollte ein schnelles Extraktionstool die Störeffekte ermitteln können. Je nach Art des Designs können die Entwickler dann zusätzliche Informationen eingeben, um festzulegen, welche Kombinationen von Störeffekten (R, L, C und K) sie in den verschiedenen Bereichen oder Blöcken extrahiert haben möchten. Dies ist entscheidend, da die verschiedenen Schaltungsteile unterschiedlich empfindlich sein können. Zum Beispiel kann bei einem HF-Block eine Extraktion aller Störeffekte erforderlich sein – Widerstände, Induktivitäten, Kapazitäten und Gegeninduktivitäten. Oftmals muss der Entwickler für eine optimale Kombination aus Geschwindigkeit und Genauigkeit auch eine Mischung von verschiedenen Extraktionstechniken nutzen können, zum Beispiel eine Extraktion auf Zellenebene für digitale Blöcke, eine Extraktion für AMS-Blöcke auf Transistorebene, »Field Solver« für AMS-HF-Blöcke etc. Die extrahierten Daten lassen sich dann auf der Basis der vom Anwender definierten Grenzwerte filtern, um Reststöreffekte zu ignorieren. Nach einem entsprechenden Annotations-Prozess durch das Extraktionstool kann die erweiterte Netzliste nun auch für die Simulation von Störeffekten herangezogen werden. Alternativ können auch weitere DFMTools die extrahierten Daten nutzen.