Power-Roundtable Das Überwinden der 100-A-Barriere

Roundtable-Gespräch diskutierten Vertreter von Intersil, CUI und Ericsson
Leistungsfähigere Prozessoren und die Zahl der Transistoren auf einem Chip verdoppelt

Trotz der Vorhersagen über dessen Ende sorgt Moores Law weiterhin für immer leistungsfähigere Prozessoren, und die Zahl der Transistoren auf einem Chip verdoppelt sich nahezu alle zwei Jahre. In einem Roundtable-Gespräch diskutierten Vertreter von Intersil, CUI und Ericsson über das Überwinden der 100-A-Barriere.

Die Integration von Milliarden von Transistoren auf einem einzigen Chip, z.B. in Multicore-Prozessoren und anderen Bausteinen wie ASICs und FPGAs, und die daraus resultierende Empfindlichkeit der ICs verlangt ein Absenken der Versorgungsspannung – in einigen Fällen sogar auf 1 V. Gleichzeitig setzen die leistungsfähigsten Chips bis zu 100 W Leistung um, so dass der Strombedarf am Lastpunkt (POL; Point of Load) über 100 A erreichen kann. Diese Ströme zuverlässig bereitzustellen, stellt ein erhebliches Problem dar. Vor dem Hintergrund der APEC und der PCIM sprach die Elektronik mit Chance Dunlap von Intersil, Mark Adams von CUI und Patrick Le Fèvre von Ericsson darüber, wie sich diese Barriere überwinden lässt.

Der Strombedarf für viele der heutigen ICs steigt schnell auf über 100 A. Welchen Herausforderungen müssen sich Design-Entwickler von Stromversorgungs-Architektur für diese Bausteine stellen?

Chance Dunlap, Intersil: Bei ICs mit zunehmendem Leistungsbedarf besteht das klassische Problem des Stromversorgungs-Designs weiter: Wie erhöht man den Wirkungsgrad und wie minimiert man die Verlustleistung bei immer kleiner werdender Stellfläche – und das zusammen mit immer kleineren Ausgangsspannungen, steigenden Lastschritten und kleineren Prozessgeometrien? Eine Stromversorgung, die noch vor ein paar Jahren die Anforderungen an das Transientenverhalten und die Ausgangsregelung erfüllt hat, kann heute schon nicht mehr die neuesten Spezifikationen erfüllen.

Mark Adams, CUI: Neben den vom IC geforderten engen Beschränkungen und Leistungsvorgaben sind zwei ­Design-Aspekte in diesem Bereich entscheidend: der Platzbedarf und das Wärmemanagement. Der verfügbare Platz auf der Leiterplatte wird sicher nicht größer, die Leistungsdichte und die Anforderungen aber schon. Wie geht man also an ein kompliziertes Design heran, ohne einfach nur zusätzliche Phasen hinzuzufügen, die Platz kosten? Darüber hinaus bedeuten die geforderte Intelligenz und die engeren Leistungstoleranzen, dass man nicht nur mit Analogsignalen, Masseleitungen und Strompfaden zu tun hat, sondern auch mit Digitalsignalen und digitaler Masse. Heute haben wir also wesentlich kompliziertere Stromversorgungs-Subsysteme. Diese Anforderungen fordern die Entwickler in vielen Fällen, nach Plug-&-Play-Lösungen zu suchen.

Patrick Le Fèvre, Ericsson: Die Tatsache, dass für heutige FPGAs, ASICs und Multicore-Prozessoren hohe Ströme erforderlich sind, ist nicht neu. Ein Beispiel ist Intels Spannungsreglermodul (VRM; Voltage Regulator Module) mit seinen EVRD-Design-Richtlinien (Enterprise Regulator-Down; Version 11.1), die Forderungen für ICC_CORE von 40 bis 180 A vorgeben. Diese Richtlinien sind vornehmlich für Intel-Prozessoren ausgelegt und trotz der großen Zahl nichtisolierter Leistungsmodule am Markt eignen sich diese nicht immer, um Netzwerkpaket-, Traffic-Manager- und Fabric-Interface-Prozessoren zu versorgen, da sie alle unterschiedliche Schnittstellen und Kommunikationsprotokolle aufweisen. Intel spezifiziert die Ausgangsspannungseinstellung durch eine VID-Tabelle (Voltage IDentification), was nicht unbedingt ein Anliegen der Entwickler ist. Das Design eines Multiphasen-Spannungsreglers ist nicht unbedingt eine Herausforderung. Schwieriger ist es, ihn noch kleiner als zuvor zu bauen und umfassende Überwachung und Steuerung über die Spezifikationen für PMBus 1.2 oder PMBus+ 1.3 zu integrieren.