Modulares Konzept für Multimedia-Anwendungen mit verteilter Signalverarbeitung Multimedia aus dem Baukasten

3D-Grafik im Auto, 3D-Spiele oder Video-Unterhaltung im Mobiltelefon oder das Verschmelzen von Digitalen Kameras mit Digitalem Fernsehen erfordern eine neue Generation von Applikations-Prozessoren. Renesas stellt, basierend auf der SH-X-Plattform, ein neues modulares Konzept leistungsfähiger Coprozessoren vor; im Zentrum steht die nächste Generation von SuperH-Prozessorkernen in Verbindung mit modernen Distributed-Processing-Konzepten.

Modulares Konzept für Multimedia-Anwendungen mit verteilter Signalverarbeitung

3D-Grafik im Auto, 3D-Spiele oder Video-Unterhaltung im Mobiltelefon oder das Verschmelzen von Digitalen Kameras mit Digitalem Fernsehen erfordern eine neue Generation von Applikations-Prozessoren. Renesas stellt, basierend auf der SH-X-Plattform, ein neues modulares Konzept leistungsfähiger Coprozessoren vor; im Zentrum steht die nächste Generation von SuperH-Prozessorkernen in Verbindung mit modernen Distributed-Processing-Konzepten.

Renesas hat mit der SH-X-Plattform ein neues Konzept mo-dularer Multimedia-Bausteine bzw. kompletter Multimedia-System-Lösungen entwickelt. Basierten bisherige Multimedia-Lösungen für den Consumer-Markt auf hochoptimierten Einzelbausteinen, vollzieht Renesas mit der SH-X-Plattform den Wechsel zu modularen und flexiblen Multimedia-System-on-Chip-Lösungen. Neben einer weiterentwickelten 32-bit-RISC-Prozessor-Plattform definiert sich die Multimedia-Plattform als komplette Systemlösung, die auch Multimedia-IP (Intellectual Property) und Software-Algorithmen bis hin zur vollständigen Modulintegration einschließt.

Neben dieser zweidimensionalen modularen Integration werden die Chips auch zunehmend vertikal integriert. In Mobiltelefonen oder Digitalen Kameras gehören „stacked Dies“, so genannte System-in-Package-Versionen (SiP) mit übereinander gestapelten Prozessoren, Speichern oder ASIC-Bausteinen bereits zum Standard.

Baukastenkonzept der SoC-Plattform

Die Basis der Multimedia-ICs bildet die neu entwickelte SH-X-CPU-Core-Plattform. Bisherige SuperH-Prozessorkerne wurden zumeist als Hardmakros implementiert. Dies führte in der Vergangenheit zu einer Vielzahl einzelner Cores, deren Befehlssatz und konkrete Implementierung für bestimmte Anwendungen optimiert waren. Es bereitet dann aber Mühe, die Prozessorkerne befehlskompatibel zu halten. Prozessoren für unterschiedliche Märkte lassen sich dann aber nur bedingt einheitlich halten.

Mit der SH-X-Plattform gibt es jetzt eine neue Generation kompatibler SuperH-Cores, die diesen Ansatz umkehrt. Basierend auf einer definierten Grundplattform, kann der Entwickler im Design-Prozess aus verschiedenen Ausbaustufen des eigentlichen Prozessorkerns wählen. Hochentwickelte Buskonzepte stehen im Mittelpunkt dieses Plattformkonzeptes, die eine weitere Integration benötigter Funktionsblöcke bzw. vorgefertigter IP-Module erlauben.

Alle Prozessorkerne, die auf der SH-X-Plattform aufbauen, haben einen definierten Basisbefehlssatz mit definierter Pipelinestruktur, eine superskalare Befehlsverarbeitung, eine definierte Cache/MMU-Struktur (Memory Management Unit) und diverse integrierte Controller wie z.B. DMA (Direct Memory Access) o.ä. Zunächst beschränkt auf den reinen Prozessorkern, kann der Chipdesigner dann zwischen drei Ausbaustufen wählen (Bild 1). Als Weiterentwicklung der bisherigen SH-4-Prozessoren steht die SH-4A-Version mit integrierter Vektor-Gleitkomma-Einheit zur Verfügung, alternativ die SH-4AL/DSP-Version mit integrierter 16-bit-Gleitkomma-DSP-Einheit oder SH-4AL als reine Prozessor-Plattform mit MAC-Einheit (Multiply/Accumulate). Letzteres entspricht den bisherigen SH-3-Prozessorkernen.

Damit gelingt es, die bisher zwar aufwärtskompatiblen, in ihrer Ausführung aber doch sehr unterschiedlichen Prozessorkerne zu vereinheitlichen.

Kleine Strukturen erlauben Synthetisierung

Eine wesentliche Voraussetzung für das hier vorgestellte modulare Konzept moderner Multimedia-ICs ist die zunehmende Nutzung kleiner Prozessgeometrien. Technologien der 90-nm-Generation und darunter erlauben eine zunehmende Synthetisierung. Die Verbesserung der EDA-Werkzeuge erweitert diese Möglichkeiten zusätzlich. Chipentwicklern stehen damit neue Möglichkeiten zur Verfügung, modulare und flexible Chipkonzepte zu definieren und zu implementieren. In der Vergangenheit scheiterte dies hauptsächlich an zu hohen Kosten. Mit Technologie-Generationen unterhalb von 100 nm lassen sich die Kostenunterschiede zwischen hand-opti-mierten und synthetisierten oder strukturierten Lösungen mehr und mehr vernachlässigen.

Prozessoren in 90-nm-Technologie sind derzeit bereits im Einsatz, bei Geometrien von 65 nm werden bereits erste Tests gefahren und 45 nm sind bereits am Horizont sichtbar. Diese Technologien ermöglichen zwar den Einsatz von deutlich mehr Transistoren pro mm2, allerdings gibt es auch Probleme mit dem Anteil statischen Stroms. Bis 130 nm machten die dynamischen Schaltvorgänge praktisch den Löwenanteil am Energieverbrauch aus. Bei Technologien jenseits der 90 nm wird der statische Anteil größer und verlangt neue Schaltungen und Konzepte zur Reduzierung der Stromaufnahme.

Die kleineren Prozesstechnologien erlauben auch im kostensensitiven Embedded-Segment Lösungen mit Prozessor-Taktfrequenzen bis in den GHz-Bereich. Dies unterstreicht die zunehmende Flexibilität bei der Implementierung von Prozessorkernen und angrenzender Peripherie.

System-in-Package auf dem Vormarsch

Neben neuen SoC-Konzepten und kleineren Prozessgeometrien stehen Chipentwicklern auch weiterentwickelte Packaging-Technologien zur Verfügung. Übereinander gestapelte Chips erhöhen zusätzlich die Integrationstiefe. Damit stehen in einem Gesamtsystem immer mehr Funktionen pro Flächeneinheit zur Verfügung als bisher (Bild 2). In Mobiltelefonen oder Digitalen Kameras werden derzeit SiP-Bausteine mit bis zu fünf übereinander gestapelten Chips eingesetzt.

Interessant sind hier auch die Möglichkeiten, unterschiedliche Prozesstechnologien kostengünstig in einem einzelnen Baustein zusammenführen zu können. So lassen sich in einem herkömmlichen Gehäuse des Typs µBGA/CSP beispielsweise Prozessor, verschiedene Speicherarten und diverse Sonderbausteine oder spezielle ASICs übereinander gestapelt integrieren.

Die erwähnten Technologie-Fortschritte ermöglichen es, hochkomplexe, stromsparende und kosteneffiziente Multimedia-Prozessorbausteine für den Embedded-Markt zu realisieren. Zielmärkte dieser Bausteine sind Anwendungen in den Bereichen „Mobile Multimedia“, „Digital Consumer“ und „Car Multimedia“.

Diese hochintegrierten Bausteine basieren auf dem Konzept des „Distributed Processing“. Ein leistungsfähiger Prozessorkern steht zwar im Zentrum des Bausteins, doch über schnelle Busse werden Peripheriemodule angeschlossen, die bis zu einem gewissen Grad unabhängig vom Prozessorkern arbeiten. Die Funktionen dieser zusätzlichen Module reichen von einfachen Beschleunigerfunktionen bis hin zu vollständigen MPEG-4-Codier- oder 2D/3D-Grafikmodulen.

Die Verbindung zwischen den einzelnen IP-Blöcken stellt der „SuperHyway“-Bus her. Dieser bidirektionale Bus erlaubt bei einer Taktfrequenz von 200 MHz und einer Breite von 64 bit eine Datenübertragungsrate bis zu 3,2 Gbyte/s. Der Bus unterstützt so genannte „Split Transactions“, getrennte Address/Control- und Daten-Phasen, „Burst“-Übertragung, mehrere Busmaster, Out-of-Order-Transaction usw.

Renesas bietet für die Implementierung von Multimedia-Chipsätzen eine Vielzahl an eigenen IP-Blöcken an – sei es MPEG-4, H.264, verschiedene 2D/3D-Grafik-IP-Cores, Kamara-DSP-IP oder diverse I/O-Blöcke.

Mit dem SH-Mobile3 für Mobiltelefone (Bild 3) und dem SH7770 (Bild 4) für Car-Information- und Multimedia-Systeme realisierte Renesas bereits mehrere auf diesem Baukastenprinzip basierende Chipsätze. Andere Bausteine wurden beispielsweise für Digitale Camcorder und verwandte Anwendungen entwickelt. Bisherige 2- oder 3-Chip-Lösungen konnte Renesas auf einen einzigen Prozessor-Chip integrieren. Berücksichtigt man noch die bisher benötigten Speicher-Chips, lassen sich effektiv bis zu sieben oder acht Bausteine in einem einzigen Gehäuse unterbringen.

Software-Funktionen aus dem Baukasten

Der oben beschriebene steigende Funktionsumfang pro Baustein erfordert ein Umdenken in der Software. Sie wird zu einem integralen Bestandteil einer Lösung. So genannte „Middleware“-Komponenten, wie MPEG-4-Decoder/Recorder oder -Spieler, MP3, AAC, JPEG etc. spielen eine zunehmend wichtigere Rolle.

Bild 5 illustriert die Verfügbarkeit optimierter Middleware-Komponenten für die verschiedenen Prozessorkerne. Codier-Software für Audio und Video spielt neben Grafikelementen eine herausragende Rolle. Neben den in Bild 5 dargestellten direkt von Renesas gelieferten Komponenten gewinnen auch zunehmend Middleware-Komponenten von Drittanbietern (3rd Parties) an Bedeutung. Um diese effizient nutzen zu können, werden im Wesentlichen API-Standards (Application Programming Interface) und definierte Hardware-Komponenten be-nötigt. Aus diesem Grund stehen für die Embedded-Multimedia-Prozessor-plattformen zunehmend komplette Hardware/Software-Umgebungen zur Verfügung, die bereits weitergehende Abstraktionsebenen mitberücksichtigen.