Sommeraktion: Kostenlose Boardanalyse

Bis zum 30.9.2009 analysieren Applikationsingenieure von Göpel kostenlos, wie man mit Hilfe von JTAG/Boundary Scan beim Testen, Programmieren, Verifizieren und Emulieren Kosten sparen und gleichzeitig die Qualität der Produkte sicherstellen kann.

Für diese spezielle Sommeraktion ist ein Schaltplan als durchsuchbares PDF nötig, außerdem eine Bauelemente- und Netzliste (Layoutdaten) des zu überprüfenden Boards.

Diese Daten analysieren die Jenenser hinsichtlich Design for Testability (DfT) und auf Möglichkeiten zur Steigerung der Testabdeckung.

Dabei geht es sowohl um die Einbindung von (noch) nicht testbaren Bereichen auf dem Board sowie um die Erweiterung des Tests über die Boardgrenzen hinaus (beispielsweise durch Anbindung von externen Modulen) als auch um die Ansteuerung eventuell vorhandener Chip-interner Testressourcen.

Interessenten senden die Daten ihrer Baugruppe nach Jena und erhalten als Ergebnis ein Analyse-Dokument mit den Einzelheiten der Untersuchung.