Kompakt-Oszilloskope für den USB können immer mehr

Praktisch alle modernen Oszilloskope haben ein USB-Interface integriert. Bei den reinen USB-Messboxen ist es sogar ein „Muss“. Hier eine Übersicht zu den neuesten Scope-Boxen für den Anschluss an PC oder Laptop.

Auf der weltweit bedeutendsten Chipkonferenz ISSCC haben auch die modernsten Entwicklungen bei Speicherchips ihren Platz. Drei Sessions beschäftigten sich mit den neuesten Trends bei den Gedächtniskünstlern aus Silizium. Das Programm deckt dabei sowohl nichflüchtige als auch dynamische und statische Speicher ab.

Praktisch alle modernen Oszilloskope haben ein USB-Interface integriert. Bei den reinen USB-Messboxen ist es sogar ein „Muss“. Hier eine Übersicht zu den neuesten Scope-Boxen für den Anschluss an PC oder Laptop.

Speicher-Technologien für die nächsten ITRS-Knoten

Einen Blick in die Zukunft der konventionellen Speicherbausteine gewährte der Koreaner Kinam Kim von Samsung. In seinem Paper „Speicher-Technologien in der Nano-Ära: Herausforderungen und Chancen“ erläuterte er die technologischen Grenzen der konventionellen Skalierung von Speichern und zeigte auch Lösungsansätze auf.

Die technologische Grenze bei DRAMs ist die weitere Skalierung der Speicherzelle. Die zunehmende Dotierungskonzentration aufgrund einer verkürzten Kanallänge geht einher mit einerabnehmenden Dauer des Datenerhalts (retention time), wenn man sich 90-nm-Strukturgrößen nähert. Dieses Problem lässt sich durch den Einsatz von nicht-planaren Transistoren lösen. Mit einer RCAT-Struktur (Recessed Channel Array Transistor) lässt sich die effektive Kanallänge verlängern, ohne dass die Prozesskomplexität signifikant zunehmen würde. Für die Skalierung unter 50 nm ist allerdings ein neuer Ansatz erforderlich: Mit FinFET-Strukturen (um den Kanal umlaufende Gate-Elektroden) lässt sich das Durchbruchverhalten durch die Dicke des Silizium-Kanals einstellen. FinFETs bieten eine höhere Stromtragfähigkeit sowie eine bessere DIBL-Charakteristik (Drain Induced Barrier Lowering) im Vergleich zu konventionellen Transistoren oder RCATs. Bessere DIBL-Werte wiede-rum verbessern den Datenerhalt bei DRAMs. Kim sieht daher den Schlüssel zur Lösung der mit der weiteren Schrumpfung der Strukturgrößen unter 50 nm einhergehenden Probleme in der FinFET-Struktur.

Der USB-Port ist besonders in der Oszilloskop-Messtechnik ein häufig genutztes Interface, um die Aufzeichnung, das Auswerten, das Anzeigen und Weiterverarbeiten sowie das Speichern von Setup-Konfigurationsdaten, Oszillogrammen oder anderen Scope-Daten zu erleichtern. Aber auch zur Kopplung mit zusätzlichen Messgeräten und – nicht zu vergessen – zur weltweiten Fernsteuerung und Datenweitergabe per Internet dient ein USB-Interface in einem Oszilloskop. Deshalb hat auch die gesamte Palette der neu in den Markt gebrachten Scopes den USB implementiert, allen voran natürlich die buchgroßen USB-Scopes, die den Rechner als Anzeige- und Weiterverarbeitungsgerät brauchen.

Auf dem Gebiet der NAND-Flash-Speicher betrachtet Kim die Skalierung des „Floating Gate“ als die größte Herausforderung, denn die einzelnen Zellen stören sich gegenseitig. Mit sinkendem Abstand zwischen den Wort-Leitungen wird der programmierte Zustand einer Zelle durch kapazitive Kopplung zwischen den Floating Gates benachbarter Zellen beeinflusst. Diesem Problem lässt sich mit einem Dielektrikum niedriger Konstante dazwischen sowie einer Skalierung der Höhe des Floating Gate beikommen. Mit dem Einsatz von Siliziumoxid anstelle von Siliziumnitrid als „Gate-Spacer“ (Isolationsmaterial zwischen zwei Gates) lässt sich das kapazitive Kopplungsverhältnis um 60 % abschwächen. Die Verwendung einer „Charge-Trap“-Flash-Speicherzelle kann das Kopplungsverhältnis sogar in die Nähe von Null bringen. FinFET-Zellen versprechen ein gutes Programmierverhalten bis hinab zu 30-nm-Strukturgrößen. Darüber hinaus erhöht die hohe Stromtragfähigkeit die Signalmarge bei Lesevorgängen im NAND-Flash-Speicher. Kim erwartet, dass Charge-Trap-Zellen in Verbindung mit FinFET-Strukturen die technische Lösung der Wahl für Strukturgrößen unter 50 nm sein werden (Bild 1).

Bei NOR-Flash-Speichern kommt es auf hohe Drain-Ströme zur effizienten Erzeugung und Injektion von heißen Elektronen in das Floating Gate an. Allerdings sorgen hohe Drain-Ströme für unerwünschte Drain-Störungen bei anderen Zellen, die mit derselben Bit-Leitung verbunden sind. Dieser Effekt nimmt mit abnehmenden Strukturgrößen noch erheblich zu. Dummerweise lässt sich eine abwärts skalierte Drain-Spannung, die die Drain-Störungen verringert, nicht unter die Si-SiO2-Barriere von 3,1 eV senken, eine Grenze, von der man vermutet, dass sie unterhalb von 70 nm kritisch wird. Ein vielversprechender Kandidat für ein Ersatzmaterial mit hoher Dielektrizitätskonstante ist HfO2 mit einer Energie-Barriere von 1,5 eV. Die Anwendung von HfO2 in NOR-Flash-Speichern schiebt das Limit für die Drain-Spannung auf 1,5 V und erlaubt damit die Skalierung von NOR-Flash unter die 70-nm-Marke. Zusammen mit FinFET-Strukturen lässt sich die Abwärts-Skalierung dann noch weiter fortsetzen. Das hervorragende Durchbruchverhalten von FinFET-NOR-Flash-Zellen macht sie gegen Drain-Störungen unempfindlich. Es wird erwartet, dass FinFET-Strukturen mit HfO2-Gate-Oxid die Fertigung von NOR-Flash-Speichern bis unter 50 nm erlauben.

Bei den statischen RAMs ist der grundlegende Begrenzungsfaktor die Zellengröße. Eine Möglichkeit zur Reduzierung der Zellengröße ist die vertikale Aufeinanderstapelung der Transistoren mit einem „Stacked Single-Crys-tal Thin Film Transistor“-Verfahren (SSTFT). Durch die Integration von „Load PMOS“-Transistoren und „Pass NMOS“-Transistoren in den dielektrischen Schichten zwischen den Metallisierungen (ILD – Interlayer Dielectric Layers) lässt sich die Zellengröße mit doppelten SSTFT-Schichten auf 25 F2 reduzieren (F entspricht der Strukturgröße des Prozesses). Darüber hinaus lässt sich die Multi-Level-Technologie einfach auf die peripheren CMOS-Schaltungen ausdehnen. Die Fläche der beiden NAND-Eingangsschaltungen wird mit dem SSTFT-Ansatz um 45 % reduziert und minimiert gleichzeitig die Kapazität zwischen Source und Drain. So ergibt sich ein Geschwindigkeitsvorteil von 20 % im Vergleich zu Bulk-Silizium.

USB-Boxen steigern Funktionsvielfalt

Interessant unter den USB-Boxen sind einige neue Typen auf dem Markt. Sie sind meist nicht nur Scopes, sondern können noch viel mehr: So z.B. das neue Kompakt-USB-Modul HS805 (Bild 1) im Vertrieb von Bitzer (www.bitzer.net). Es verwandelt den Notebook oder PC in ein Digital-Oszilloskop mit Abtastraten bis zu 1 GS/s – der USB ist dabei das komplette Datenübertragungs-Interface zum Rechner. Das Modul stellt zwei simultan arbeitende Messeingänge zur Verfügung und bietet zusätzlich einen Funktionsgenerator-Ausgang. Durch den Speicher von 32 MSamples pro Kanal und eine Vielzahl von Triggermöglichkeiten lassen sich Signalverläufe praxisgerecht erfassen. Im Sampling-Betrieb für kontinuierliche Signale sind auch High-Speed-Dauermessungen ohne Datenverluste möglich. Neben der „oszilloskopischen Signalerfassung“ lässt sich – wegen der auf dem Rechner zusätzlich laufenden Software – diese Box auch als Spektralanalysator, Voltmeter und Transientenrecorder verwenden, wobei sogar Oszilloskop- und Spektralmodus zeitgleich aktiv sein können. Der Funktionsgenerator arbeitet ebenfalls autonom und lässt sich mit den Mess-Betriebsarten kombinieren, z.B. zur Analyse von Filtern und Vierpolen. Mehrere Geräte sind auch synchronisiert kaskadierbar zur Erweiterung der Kanalzahl. Geliefert wird die Box zusammen mit Multifunktions-Software, zwei Tastköpfen und Netzadapter.

Ferroelektrische RAMs (FRAMs) sind derzeit noch durch vergleichsweise niedrige Komplexitäten gekennzeichnet, daher kommt einer Verkleinerung des ferroelektrischen Kondensators bei gleichzeitiger Beibehaltung sauberer Kondensatoreigenschaften eine hohe Bedeutung zu. Eine ausreichende Anzahl an Polarisations-Ladungen muss sichergestellt werden, um bei der Skalierung von Spannung und Zellengröße eine ausreichende Signalerfassungsmarge zu gewährleisten. Mit einem metallorganischen Gasabscheideverfahren (Metal-organic Chemical Vapor Deposotion – MOCVD) und einem neuen Elektrodenmaterial lässt sich eine vernünftige Signalerfassungsmarge erzielen. Das MOCVD-Verfahren bietet eine exzellente konforme Abscheidung, die schließlich zu einer dreidimensionalen Kondensator-Struktur mit einer auf die Prozess-Strukturgrößen bezogenen Zellenfläche von 6 F2 führt.

Bei magnetoresistiven RAMs (MRAMs) sind derzeit die Schaltselektivität, die Signalerfassungsmarge und die relativ große Zellengröße der Hemmschuh. Die Zellenfläche lässt sich mit einer Optimierung des MRAM-Zellenaufbaus erreichen: Mit einer „Split-Digit-Line-Struktur“ kann man die Zellenfläche von etwa 20 bis 50 F2 auf bis zu 8 F2 verkleinern. Wenn sich gleichzeitig die Schaltselektivität verbessern lässt, hätten MRAMs das Zeug zu einem kosteneffektiven und schnellen Speicher.

Phasenwechsel-Speicher (Phase-change RAM – PRAM) versprechen eine einfache Skalierbarkeit ohne fundamentale physikalische Grenzen – zumindest bis hinunter zum CMOS-Limit. Allerdings sind die hohen Programmierströme das praktisch bedeutsamste Hindernis auf dem Weg zu hochdichten Speichern. Entwicklungsansätze zur Reduzierung der Rücksetzströme lassen sich daher auch der Reduzierung der Zellengröße zuordnen. Entscheidend für die Zellenverkleinerung bei PRAMs und eine entsprechende Abwärtsskalierung ist der Grad der Reduzierung des Rücksetzstroms.

Trotz der Hindernisse auf dem Weg zur Entwicklung künftiger Speicherchip-Generationen zeichnet sich derzeit ab, dass konventionelle Speicher mindestens bis zum Technologieknoten von 30 bis 40 nm hinab mit den geschilderten Maßnahmen realisierbar sind. Einen Überblick über konventionelle Speicher und eingesetzte Technologien und Materialien gibt Bild 2.

Eine weitere USB-Box, die besonders durch die Betriebsart „Internet Monitoring“ (im TCP/IP-Protokoll) auf sich aufmerksam macht, ist der Typ DS-1302 im Programm der Hacker-Datentechnik (www.hackermesstechnik. de). Diese Box (Bild 2) verfügt über zwei Eingangskanäle mit einer Bandbreite von 200 MHz (einkanalig) und je 100 MHz simultan im zweikanaligen Betrieb und einem Messspeicher von 2 MPunkten je Kanal. Im Echtzeit-Samplingbetrieb lassen sich 200 kS/s, im Equivalent-Sampling 5 GS/s an Abtastrate erreichen. Der Messbereich liegt bei 65 mV bis 610 V bei einer vertikalen Auflösung von 9 bit. Als Triggermodi stehen Rising und Falling Edge (Flanken), Einzelauftreten, Delay sowie mehrere TV-Trigger bereit, die sich sowohl automatisch wie auch manuell separat mit einer zusätzlichen Run/Stop-Taste am Gerät auslösen lassen.

Für Mehrkanal-Anwendungen können insgesamt drei dieser Boxen zusammengeschaltet werden, so dass man je Kanal dann 100 MHz Bandbreite und 2 MPunkte an Speicher zur Verfügung hat. Der Jitter beträgt laut Datenblatt 6200 ps als Master-DSO bzw. 610 ns im Slave-Betrieb. Über die integrierte Oszilloskop-Software kann der Anwender sämtliche Funktionen wie bei einem Stand-alone-System bedienen. Neben den herkömmlichen Mess-Betriebs- und -Auswertearten stehen mathematische Berechnungen inklusive FFT-Analyse zur Verfügung. Das Scope kostet knapp 1000 Euro; im Lieferumfang enthalten ist eine komplette Scope-Anwendung inklusive C-API und mit VIs (Bildschirm-Icons, Virtual Instruments) für die Programmpakete LabVIEW und Agilent VEE. Das komplette Handbuch inklusive einer Demo-Scope-Software steht im Internet beim Vertriebsunternehmen zur Verfügung.

Bei den nichtflüchtigen Speichern beherrschten hochdichte Flash-Speicher mit einer Kapazität von 8 Gbit und Multi-Level-Zellen-Technik die Szene. Unabhängig voneinander präsentierten die japanische Toshiba und die koreanische Samsung ihre für Massenspeicher-Anwendungen gedachten 8-Gbit-NAND-Flash-Speicher [2]. Während der in einem 70-nm-Prozess gefertigte 8-Gbit-Chip von Toshiba bei einer Zellenfläche von 0,024 µm2 146 mm2 misst, kommt der in einem 63-nm-Prozess hergestellte Samsung-Baustein (Bild 3) mit einer Zellenfläche von 0,02 µm2 auf 133 mm2. Beide NAND-Flash-Chips setzen auf Multi-Level-Zellen-Technik mit vier unterscheidbaren Spannungspegeln, so dass pro Zelle 2 bit gespeichert werden können. Ein weiterer Fortschritt wurde bei der Programmiergeschwindigkeit erzielt, die jetzt in etwa der von Single-Level-Bausteinen entspricht, die nur 1 bit pro Zelle speichern. Toshiba gibt die Programmiergeschwindigkeit mit 6 Mbyte/s an, und Samsung erreicht 4,4 Mbyte/s. Ebenfalls auf Multi-Level-Zellen-Technik basiert der 4-Gbit-AG-AND-Flash-Speicher (Assist Gate AND) von Hitachi/Renesas, der in einem 90-nm-Prozess gefertigt wird (Bild 4). Die Zellengröße beläuft sich bei diesem Chip auf 0,0162 µm2, der gesamte Chip misst 126 mm2. Dank einer selbstverstärkten Ladungsinjektionstechnik (self boosted charge injection) wird eine Programmiergeschwindigkeit von 10 Mbyte/s erzielt.

Auf dem Gebiet der nichtflüchtigen Phasenwechsel-Speicher (PRAM) hat sich Samsung betätigt: Dabei kam ein 64-Mbit-PRAM mit einer Betriebsspannung von 1,8 V heraus, das in einem 0,12-µm-Prozess gefertigt wurde (Bild 5). Die Verbesserungen bei der Verteilung der Setz- und Rücksetzströme basieren auf einer Stromregelung auf Zellenebene und mehreren Abwärts-Impulsgeneratoren. Die Lesezeiten liegen bei 68 ns, die Schreibdauer bei 180 ns.

Viel Speicher und viele Speicherfunktionen

Die neuen Oszilloskope der PicoScope-4000-Serie (Bild 3) im Vertrieb der Meilhaus Electronic (www.meilhaus.com), sind entweder mit zwei oder mit vier Kanälen erhältlich. Durch ihre A/D-Wandler-Auflösung von 12 bit (die im erweiterten Auflösungsmodus bis auf 16 bit eingestellt werden kann) und einen Fehler (laut Datenblatt) von 1 % sind die Geräte recht gut geeignet für Rausch-, Vibrations- und mechanische Analyse. Durch eine Kombination aus einer analogen Bandbreite von 20 MHz und einer Single-Shot-Abtastfrequenz von 80 MHz sind sie praxisgerecht ausgestattet für die Anwendung in Labor und Prüffeld. Der Eingangsbereich von ±50 mV bis ±100 V (Voll-Bereich) sorgt dafür, dass die Oszilloskope sowohl kleine Spannungen von Sensoren als auch höhere Spannungen z.B. von Netzteilschaltungen und Antrieben verarbeiten können. Ein weiterer Vorteil ist der 32-MPunkte-Speicher, der es erlaubt, über 400 ms lang Daten bei maximaler Abtastrate erfassen zu können. Die Scope-Boxen werden über ihren USB-2.0-Anschluss gespeist, d.h., weder Batterien, Netzteile oder Schnittstellenkarten sind erforderlich.

An der Front der NOR-Flash-Speicher, die beispielsweise in großem Umfang in Mobiltelefone wandern, setzen sich ebenfalls in zunehmendem Maße Multi-Level-Zellen-Konzepte durch. Der französisch-italienische Halbleiterhersteller STMicroelectronics präsentierte einen 256-Mbyte-NOR-Flash-Speicher, der 2 bit pro Zelle speichert, in einem 0,13-µm-Prozess hergestellt wurde und bei einer Zellengröße von 0,16 µm2 eine Chipfläche von 55,5 mm2 aufweist. Der Baustein arbeitet mit einer Betriebsspannung von 1,8 V und stützt sich auf ein „fast Gate-voltage-ramp constant-current-reading“-Konzept (kurze Anstiegszeiten der Gate-Spannung halten den Strom in der Zelle konstant), das eine robuste „read-while-write/erase“-Funktion (gleichzeitiges Schreiben und Lesen) und einen Burst-Lese-Betrieb mit 125 MHz erlaubt.

Von einem 512-Mbyte-NOR-Flash-Speicher, der ebenfalls 2 bit pro Zelle speichert, berichtete Intel. Der in einem 90-nm-Prozess realisierte Chip erreicht eine Programmiergeschwindigkeit von 1,5 Mbyte/s und gestattet einen synchronen Betrieb mit 166 MHz. Zu den schaltungstechnischen Besonderheiten gehören die Zwei-Zeilen-Programmierung, optimierte Schaltungen zur Programmsteuerung sowie ein 3-Transistor-Zeilendecoder, der nicht ausgewählte Zeilen negativ vorspannt, und konfigurierbare Ausgangspuffer. Die Chipfläche beträgt 42,5 mm2 und die Zellen messen 0,076 µm2.