Eine neue Generation an Test- und Debug-Standards entwickelt sich cJTAG: Raus aus den Kinderschuhen

Thomas Wenzel, Geschäftsführer der JTAG/Boundary Scan Division bei Göpel electronic: »IEEE1149.7 ist einer der strategisch wichtigsten Test- und Debug-Standards der Zukunft.«
Thomas Wenzel, Göpel electronic: »Wir sehen in IEEE1149.7 einen der strategisch wichtigsten Test- und Debug-Standards der nächsten Jahre.«

Seit seiner Vorstellung Mitte der 80er-Jahre ist der JTAG-Standard IEEE1149.1 zu einer festen Größe im Baugruppentest geworden. Nun treiben einige Unternehmen einen erweiterten JTAG-Standard namens cJTAG (Compact JTAG) IEEE1149.7 voran. Maßgeblich daran beteiligt ist der Messtechnik-Spezialist Göpel electronic.

Wir sprachen mit Thomas Wenzel, Geschäftsführer der JTAG/Boundary Scan Division des Jenaer Unternehmens über den aktuellen Stand der Technik und über die Zukunftsaussichten des neuen Teststandards.

Markt&Technik: JTAG hat sich als Teststrategie längst auf breiter Ebene in der Industrie durchgesetzt. Aus welcher Notwendigkeit heraus ist nun der neue cJTAG-Standard entstanden?

Thomas Wenzel: Derzeit gehen bei den Chipherstellern massive Technologieumbrüche vonstatten. Wir sehen einerseits den breitbandigen Übergang zu Multi-Core-Systemen, zu High Speed Links und zu SoC/SiP Chips mit sehr hohen Integrationsdichten. Andererseits herrscht gerade im embedded-Markt ein sehr hoher Kostendruck durch den enormen Wettbewerb. Daher ist es nicht verwunderlich, dass gerade die Chip-Hersteller nach neuen Wegen gesucht haben, die Zahl der für das Debugging und Testen notwendigen Pins auf ein Minimum zu reduzieren, während sie gleichzeitig bessere Prinzipien zum hierarchischen Debugging von Multi-Core-Systemen benötigten. Parallel muss auch die Performance und Effektivität neuer Test- und Debug-Lösungen mit den dynamischen technologischen Entwicklungen auf Chip-Niveau Schritt halten, also möglichst offen skalierbar sein. 

Welches sind die technischen Voraussetzungen für cJTAG?

Zur Realisierung von IEEE1149.7 bedarf es grundsätzlich zweier Komponenten: Zum einen müssen die Chips über ein entsprechend kompatibles Access Port verfügen und es muss ein IEEE1149.7-fähiges Steuersystem existieren. Solche Systeme bestehen typischerweise aus einem Controller in Kombination mit einer entsprechenden Software auf PC-Basis. Der Standard bietet hohe Freiheitsgrade in der Auslegung der Target-seitigen Bus-Architektur: Neben der reinen Stern-Architektur von IEEE1149.7-Komponenten über den 2-Draht-Bus ist auch einen Mix kaskadierter IEEE1149.1-Komponenten und IEEE1149.7-Chips möglich. Natürlich müssen auch die Steuersysteme derartige Architekturen unterstützen. 

Welche Vorteile ergeben sich für die Hersteller und Anwender daraus?

Die Vorteile des neuen Standards sind vielfältig. Beispielsweise profitieren die Chip-Hersteller, weil sie nun mit weniger Aufwand an Pins mehr Leistungsfähigkeit in punkto Test und Debugging implementieren können. Für Multi-Core-Systeme schafft IEEE1149.7 wichtige Grundlagen, um perspektivisch immer mehr Cores zu integrieren, ohne dass Schnittstellen oder Prinzipien geändert werden müssen. Hier greift der Vorteil der offenen Skalierbarkeit. Für die Anwender ist besonders der Übergang zu einem 2-Draht-Interface eine Erleichterung: Weniger Aufwand zur Kontaktierung, wesentlich leichteres Routing mit weniger Tracks auf Board-Ebene, völlige Freiheit bei der IEEE1149.x-Architektur. Gewinner von IEEE1149.7 sind aber eigentlich alle – die Chip- und Tool-Hersteller sowie die Anwender – weil es sich um einen weltweit verbindlichen Standard handelt, der erstmals Test und Debugging über einen konsistenten Zugriffs-Port ermöglicht. Kostensenkungen sind nur über normierte Prinzipien und Verfahren im Rahmen von Standards möglich, weil sie einerseits die zukünftige Tragfähigkeit neuer Technologien und damit die notwendige Investitionssicherheit für alle Beteiligten schaffen, andererseits aber auch das Eco-System an Tools, IPs und Services einem entsprechend höheren Wettbewerb unterworfen ist. Damit greifen die Marktregulatorien besser und ein Monopolstatus von Lieferanten ist weitestgehend ausgeschlossen.

Gibt es einschränkende Faktoren?

Ja, IEEE1149.7 bringt zum Beispiel für die Tool-Hersteller einige Schwierigkeiten mit sich. Insbesondere verlangt die 2-Draht-Kommunikation das Handling komplexer, teilweise asynchroner Protokolle zum Datentransfer, was fundamentale Auswirkungen auf die Hardware-Architektur zur Folge hat. Wir haben uns mit unserer Hardwareplattform Scanflex und der auf IP basierenden Softwaretechnologie VarioTAP gut positioniert. Dadurch sind bereits jetzt Systeme mit acht unabhängigen parallelen IEEE1149.7 Test Access Points verfügbar, die durch ihr Multi-Bus-Interface auch dynamisch umschaltbar andere Test- und Debug-Protokolle auf der gleichen Hardwareplattform unterstützen.

Wer sind die Key Player am Markt?

Die treibenden Kräfte für IEEE1149.7 kamen zunächst primär aus der Chip-Industrie. Insbesondere Texas Instruments spielte eine Schrittmacherrolle, sowohl bei der Etablierung, als auch bei der Ratifizierung des Standards. Neben TI engagierte sich vor allem Freescale im Standardisierungsprozess. Wichtige Spieler auf der Eco-System-Seite sind bisher vor allem IPextreme, die das erste IP für einen IEEE1149.7 Access Port auf den Markt brachten, sowie die Firma Lauterbach mit einem JTAG-Emulator für das Software Debugging. Göpel electronic hat die im September 2010 publik gemachte Unterstützung von IEEE1149.7 durch das Hardwaresystem Scanflex in enger Kooperation mit IPextreme entwickelt.  

Welche Entwicklung prognostizieren Sie dem neuen Standard?

Das Potential für IEEE1149.7 ist aufgrund der beschriebenen Vorteile sehr groß. Jedoch reicht ein guter Standard alleine nicht aus, er muss auch von der Industrie und insbesondere den Herstellern von Multi-Core SoC in ihren technologischen Prozessen implementiert werden. Dies wird in den nächsten Jahren schrittweise erfolgen. Eine kurzfristig breitbandige Adoption ist jedoch nicht in Sicht, dazu sind die Prozesse und der Standard selbst zu komplex. Diese Erwartungshaltung beruht unter anderem auf den Markterfahrungen mit früheren Teststandards. Langfristig werden sich jedoch 2-Draht-Interfaces gegenüber den derzeit dominanten 4-Draht-Interfaces durchsetzen. Dieser Prozess wird zusätzlich durch die derzeit in Vorbereitung befindlichen Teststandards wie IEEE P1687 (Embedding Instruments on Chip) verstärkt werden.

Davon müsste Göpel electronic als JTAG-Spezialist langfristig doch profitieren können…

Ja, definitiv. Wir sehen in IEEE1149.7 einen der strategisch wichtigsten Test- und Debug-Standards der nächsten Jahre. Daher haben wir uns kompromisslos zur Entwicklung entsprechender Werkzeuge entschieden, auch wenn der Markt derzeit kein schnelles Return of Investment ermöglicht. Wir haben in den letzten Jahren fast zehn Millionen Euro in die Forschung und Entwicklung neuer JTAG/Boundary-Scan-Lösungen investiert und mehr als 50 neue Produkte eingeführt. Die frühzeitige Unterstützung neuer Standards ist für die Kundensicherheit enorm wichtig und zahlt sich langfristig überproportional aus. So konnte der Geschäftsbereich JTAG/Boundary Scan selbst im Krisenjahr 2009 ein Wachstum von zwei Prozent ausweisen. Laut der in diesem Jahr von Frost und Sullivan veröffentlichten Boundary-Scan-Marktstudie ist Göpel electronic nicht nur der mit Abstand größte europäische Anbieter, sondern auch einer der führenden weltweit. Mit unserem Engagement für IEEE1149.7 und der Einführung weiterer Technologien bis zum Ende dieses Jahres sehen wir uns gut aufgestellt, diese Marktposition nicht nur zu halten, sondern in allen geografischen Märkten weiter auszubauen und stärker als der Markt zu wachsen. Dabei ist eine ganz wichtige strategische Komponente die noch engere Kooperation mit den Chip-Herstellern, damit bei Einführung neuer MCU die entsprechenden Test-Tools bereits zur Verfügung stehen.

Die Fragen stellte Nicole Kothe-Wörner.

Kurz erklärt: Was ist cJTAG?

Compact JTAG (cJTAG) wurde im Dezember 2009 als IEEE1149.7 »Standard for Reduced-Pin and Enhanced-Functionality Access Port and Boundary Scan Architecture« normiert. Er ist rückwärts­kompatibel zum JTAG-Standard IEEE1149.1 und definiert als wesentliche Neuerung einen 2-Draht Bus, standardisierte Features zum Power Management sowie spezielle Hardware-Protokolle für kanalisierte Daten-Transfers.