DAC 2011 Was macht die EDA-Industrie falsch?

»Unsere Innovation geht in der Integration verloren«, erklärt Behrooz Abdi, President und General Manager von Netlogic Microsystems. Das ist nur ein Problem, mti dem die Halbleiterhersteller zu kämpfen haben. Denn auf dem auf der DAC veranstalteten Panel wurden diverse Punkte genannt, die den Halbleiterunternehmen Probleme bereiten - ganz oben auf der Liste stand natürlich nach wie vor die Verifikation.

Allerdings betonen alle drei, am Panel Beteiligten - Behrooz Abdi, President und General Manager von Netlogic Microsystems, Charles Matar, Vice President bei Qualcomm, und Alan Nakamoto, Vice President Design Services bei PMC-Sierra – zunächst, dass es nicht darum ginge, festzustellen, was die EDA-Industrie falsch macht, sondern vielmehr darum, was sich die Halbleiterhersteller von den EDA-Unternehmen wünschen würden.

So erklärt beispielsweise Abdi: »Ein 40-nm-SoC kostet 100 Mio. Dollar. Diese hohen Kosten entstehen nicht durch Wafer- und Maskenkosten, sondern die Entwicklungskosten für Hard- und Software stellen den größten Anteil dar.« Dementsprechend wichtig sei es, dass die Halbleiterhersteller zu einem frühen Zeitpunkt überprüfen können, wie die Software auf Systemebene funktioniert. Dafür gäbe es aber keine Tools, was laut Abdi für alle Halbleiterhersteller ein großes Problem darstelle. »Das ist meiner Meinung nach auch der Grund, warum es inzwischen keine Startups mehr im SoC-Markt gibt«, so Abdi weiter. Dementsprechend rät er der EDA-Industrie, dass sie sich in Zukunft nicht mehr nur um die Dinge kümmern sollte, für die sie schon vor 5 Jahren Lösungen entwickelt hat –  sprich alle Tools, die mit der eigentlichen IC-Entwicklung zu tun haben -, sondern lieber versuchen sollte, auch das nächst höhere Level im Design-Prozess zu meistern.

Ein weiteres Problem ist und bleibt die Verifikation. Behrooz: »Die Frage ist: Wie verifizieren wir das System auf Systemebene, also Software und Hardware.« Wobei er hinzufügt, dass die Verifikation beim System anfängt und bis hinunter zu den einzelnen Blöcken reicht – für alle Ebenen sind Lösungen gefordert. Auf die Frage, wie viel Geld ein Halbleiterunternehmen bereit wäre, für ein Tool zu zahlen, mit dem sich der Verifikationsaufwand um 15 Prozent reduzieren ließe, werden keine konkreten Antworten gegeben. Matar erklärt aber: »Wenn so deutliche Zeiteinsparungen wirklich möglich sind, müssen die daraus resultierenden Kosteneinsparungen natürlich auch dem EDA-Unternehmen zugute kommen.«

Klar wird aber auch, dass kleinere Anbieter von Punktlösungen wohl durchaus zu kämpfen haben, ihre Tools bei den großen Halbleiterunternehmen unterzubringen. Denn selbst Behrooz erklärt, dass das Geschäft natürlich hart sei. Ein Tool-Anbieter hätte immer damit zu kämpfen, dass die Entwickler innerhalb der Firmen gerne an ihren Gewohnheiten festhielten und immer Gründe fänden, warum die alten Tools besser sind. Behrooz rät daher: »Der beste Ansatz besteht darin, ein Projekt parallel zu entwickeln, sprich beim EDA-Vendor mit den neuen Tools und inhouse mit unseren alten Tools. Dann kann genau gezeigt werden, welche Vorteile das neue Tool bringt.« Wobei Behrooz selbst weiß, dass dieser Ansatz natürlich nicht mit jedem Kunden durchgeführt werden kann, das können weder die großen noch die kleineren Unternehmen leisten.

Neben der Verifikation stellt für Matar auch das Hardware-Software-Co-Design noch eine Baustelle dar. Nachdem heute die Software-Entwicklung genauso wichtig wie die eigentliche Hardware sei, wäre ein Eco-System notwendig, das einen gleichzeitigen Start der Hardware- und Software-Entwicklung möglich mache. Und Behrooz hinzufügend: »Die besten Ingenieure in einem Halbleiterunternehmen werden in der Zukunft die Software-Entwickler sein.« Dieser Trend hätte dazu geführt, dass es mittlerweile so genannte »fabless chipless Unternehmen« gibt, die nicht nur die Chip-Fertigung sondern auch die gesamte Chip-Entwicklung an Drittunternehmen auslagern und nur noch aus System-Spezialisten bestehen. Behrooz: »Dieser Trend wird sich noch verstärken.«