Concerto orchestriert Energieeffizienz auf Systemebene TI: Echtzeitsteuerung plus Kommunikation in einem Chip integriert

Einen schnellen Einstieg in die neue Concerto-Plattform bietet das F28M35x-Experimentierkit, das 139 Dollar kostet.
Einen schnellen Einstieg in die neue Concerto-Plattform bietet das F28M35x-Experimentierkit, das 139 Dollar kostet.

Mit den Dual-Core-Chips der neuen 32-Bit-Concerto-Controller zielt TI auf den Einsatz in der Antriebstechnik, in Solar-Wechselrichtern, intelligenten Stromnetzen, Elektrofahrzeugen und digitalen Stromversorgungen ab. Die Kombination des C2000-DSP-Cores (C28x) mit dem ARM Cortex M3-Core plus umfangreicher analoger Funktionen in einem Gehäuse reduziert für die Anwender die Komplexität sowie die Design-Zeit und damit die Kosten.

»Wir haben ein echtes asymetrisches System realisiert, und nicht einfach nur zwei gleiche Cores nebeneinander gesetzt«, sagt Michael Seidl, Business Development Manager Embedded Processing Europe von TI. Die Leistungsfähigkeit der Cores kann auf die jeweiligen Anforderungen zugeschnitten werden. So lassen sich die Taktfrequenzen der C28x und des ARM Cortex M3-Cores zu 150/75 MHz, 100/100 MHz und 60/60 MHz einstellen. Über eine einheitliche Entwicklungsumgebung können die Anwender die Subsysteme unabhängig voneinander programmieren und damit die Entwicklungszeit verkürzen.

Weil TI die Chips auch im 65-nm-Prozess fertigt, erreichen sie schnellere Zugriffzeiten und insgesamt eine höhere Performance als die im 180-nm-Prozess produzierten Vorgänger.

Die beiden Cores können über die 2 KByte große Message-RAMs kommunizieren, wobei der Master (das ist der ARM-Core) auf den Speicher des C28x zugreift oder der C28x auf den Speicher des ARM-Core. Dazu stehen Treiber zur Verfügung. Dabei ist der Schreibzugriff für jede Speicherzelle eindeutig definiert, dass kein Core den Speicher des anderen Core überschreiben kann.

Eine weitere Möglichkeit bietet der 64-KByte Shared RAM, der in Blöcke zu je 8 KByte aufgeteilt ist. Jeden Block kann man dem Master oder dem C28 für ‚Read-only‘ oder ‚Read -Write‘ zuordnen. Außerdem kann die Kommunikation auch über Message-Register erfolgen. Jede der drei Möglichkeiten der Interprozessorkomminkation kann entweder über Interrupt oder über fixed Timing erfolgen. Fuer alle drei Optionen stehen Treiber zur Verfügung.

Der C2000-DSP-Core ist auf die Berechnungen der Steuerungsalgorithmen optimiert. Hier bringen die Anwender ihr eigenes Know-how, also ihren wertvollen eigenen IP ein. Gehen sie von bisherigen Systemen mit einem einzelnen C2000-Kern zu den ICs der kostengünstigeren Concerto-Plattform über, dann können sie ihren Steuerungs-IP ohne zusätzlichen Aufwand weiter benutzen. Diese Skalierbarkeit reduziert Kosten und Aufwand. Gleichzeitig können die Anwender ihren IP  durch einen 128-Bit Schlüssel und die Deaktivierung der JTAG Schnittstelle  schützen. 

Die Kommunikationsaufgaben und Housekeeping-Funktionen übernimmt der ARM Cortex M3. Für diese Controller steht eine Vielzahl von Kommunikations-IPs zur Verfügung, die für die schnelle Integration von Third-Party-Herstellern bezogen werden können, beispielsweise Ethernet, CAN, Feldbus-, USB- und weitere serielle Schnittstellen sowie Schnittstellen für Powerline Communication.

Mit dem umfangreichen Ecosystem rund um den ARM dürfte es nicht schwer fallen, die jeweils am besten geeigneten Kommunikations-IPs auszuwählen. Der Host-Core übernimmt also die Kommunikation und Housekeeping-Funktionen, während der C2000 die schnellen Regelschleifen unabhängig und ungestört abarbeiten kann.

Das ist für Anwendungen rund um die Erneuerbaren Energien (etwa PV-Wechselrichtern) sowie um Smart Grids, um intelligente Stromzählern und digitalen Stromversorgungen von großer Wichtigkeit. Denn hier ist die hohe Rechenleistung für die Abarbeitung der Steueralgorithmen erforderlich. Gleichzeitig benötigen die Systeme aber auch ungangreiche Kommunikationsmöglichkeiten für Überwachung und Diagnose. Erst so können die Systeme die Vorteile der schnellen Regelschleifen im C2000-Kern in Energieeffizienz auf der Ebene des Gesamtsystems umsetzen.

Weil die beiden Kerne nebeneinander arbeiten, beeinflusst die Kommunikation die Regelmechanismen, die in Echtzeit ablaufen, nicht in unerwünschter Weise, etwa durch kaum vorhersehbare Interrupts aus der Kommunikation. »Das ist einer der Gründe, warum wir in vielen Designs gesehen haben, dass die Anwender den C2000 neben einem weiteren, auf die Kommunikation spezialisierten Controller einsetzen«, erklärt Seidl.

Daher kam laut Seidl der entscheidende Anstoß in Richtung weiterer Integration. Der erste Vorteil ist die daraus resultierende Preisreduktion. Zweitens greifen der C2000-Core und das Host-Subsystem auf einen Shared Memory zu (bis 132 KByte RAM), so dass sich Latencies verringern und Flaschenhälse vermieden werden. Drittens vereinfacht sich die Entwicklung, denn beide Systeme lassen sich parallel nebeneinander gleichzeitig debuggen, auch im Betrieb: Dazu kann der Entwickler jeweils ein Fenster für den jeweiligen Core parallel nebeneinander nutzen.

Ein weiterer wichtiger Aspekt ist die Sicherheit. Dazu hat TI beispielsweise die Speicher mit ECC versehen. Außerdem haben die Entwickler bewusst die den beiden Cores jeweils zugeordneten Flash-Speicherblöcke (insgesamt bis 1 MByte) getrennt belassen.  
Präzise Komparatoren sorgen für Überstrom- und Unterspannungsschutz, viele Fehler lassen sich so erkennen.

Außerdem sorgt der redundante Aufbau für Sicherheit: neben den beiden Cores, die Cyclical Redundancy Checking durchführen können, sind auch die schnellen 12-Bit-ADCs in zweifacher Ausführung vorhanden. Ferner sind GPIOs sowie Register mit Lock-Protection ausgestattet.  »Wir können damit den Anwendern die Voraussetzung geben, um die kommenden Richtlinien, etwa IEC13849 erfüllen zu können«, erklärt Seidl.

Mit dem asymetrischen Aufbau lassen sich natürlich die Lock-Step-Funktion nicht realisieren, dies sei laut Seidl für den Anwendungsbereich, den TI mit der Concerto-Plattform anvisiere, auch nicht erforderlich. Wer Lock-Step-Sicherheit benötigt, für den bietet TI den TMS570 an. Dafür liegt ein Vorteil in der Natur des  asymetrischen Aufbaus: Implementierungsfehler doppeln sich nicht.

Weiter zur Sicherheit tragen insgesamt drei 128-Bit-AES-Schlüssel bei. Zwei Schlüssel verwendet der RAM des ARM-Cores, weil ihr eigene und Third-Party-IP geschützt werden muss. Weil im C28-Core kein Third-Party-IP-geschützt werden muss, reicht hier ein Schlüssel aus. In Kürze wird TI seine bewährte Software-Bibliotheken der controlSUITE (digitale Stromversorgungen, Motorsteuerungen, erneuerbare Energien), auch auf Concerto portiert haben. Zusätzlich wird eine Safety Bibliothek  es Kunden ermöglichen, schnell eigene Sicherheitsfunktion in die Plattform implementieren zu können.

Wie ein Blick auf das Blockdiagramm der Concerto-Plattform zeigt, nimmt die hohe analoge Integration einen wichtigen Stellenwert ein. Sie sorgt für die hohe Performance im Steurungs-Teil. Denn ob es darum geht, in Server-Farmen auf unterschiedliche Lastanforderungen schnell reagieren zu können und möglichst wenig Stromversorgungen zu verwenden, um Energie zu sparen, ob es in der Antriebstechnik um Drehmoment- und Geschwindigkeitssteuerung geht oder in Photovoltaik-Invertern um schnelles MPP-Tracking und die erforderliche DC/DC- bzw. DC/AC-Wandlung - immer ist neben der hohen Geschwindigkeit auch die hohe Präzision gefragt. Deshalb hat TI gerade auf die Verarbeitungsgeschwindigkeit und die Präzision der A/D-Wandler großen Wert gelegt. Es handelt sich um echte 12-Bit-Pipeline-Typen mit jeweils zwei Sample-and-Hold-Blöcken, die mit Abtastraten von 3 MSPS arbeiten. »Die schnellen ADCs erlauben es, sehr präzise zu steuern, ein wichtiger Differenzierungsfaktor«, sagt Seidl.

Für den schnellen Einstieg in die neue Concerto-Plattform stellt TI das F28M35x-Experimentierkit zur Verfügung. Es umfasst eine F28M35x-controlCARD und eine Docking-Station, die Entwicklern die unkomplizierte Evaluierung und Entwicklung ermöglichen. Die modulare controlCARD ist hardwarekompatibel mit anwendungsspezifischen C2000-Entwicklungskits. Außerdem bietet TI Kostenlose On-Demand-Schulungen für Concerto-MCUs, die ab sofort online zur Verfügung stehen.

Die neuen Chips sind im QFP-Gehäuse mit  144 Anschlüssen untergebracht und kosten bei einer Abnahmemenge von 10.000 Stück ab 7 Doller. Der Preis für das Concerto-F28M35x-Experimentierkit liegt bei 139 Dollar. Die Lieferzeit für Muster und Kits beträgt vier Wochen.