Samsung Electronics Roadmap zu 4 nm

Jong Shik Yoon stellt auf dem Samsung Foundry Forum die Prozesstechnologie-Roadmap für die Foundry-Partner vor
Dr. Kinam Kim, President Semiconductor Business, stellt auf dem Samsung Foundry Forum die Prozesstechnologie-Roadmap für die Foundry-Partner vor

Eine Foundry-Roadmap für die Fertigung von ICs auf der 8-, 7-, 6-, 5- und 4-nm-Ebene sowie mit Hilfe der 18-nm-FD-SOI-Technik hat Samsung Electronics jetzt vorgestellt.

Jong Shik Yoon, Executive Vice President of Foundry Business bei Samsung Electronics, erklärte dazu: »Die Omnipräsenz von intelligenten vernetzten Maschinen und alltäglichen Konsumergeräten läutet den Beginn der nächsten industriellen Revolution ein. Um erfolgreich in der heutigen schnelllebigen Geschäftsumgebung konkurrieren zu können, brauchen unsere Kunden einen Foundry-Partner mit einer umfassenden Roadmap auf den fortschrittlichsten Prozessnodes, um ihre Geschäftsziele zu erreichen.«
 
Auf dem jährlich stattfindenden Samsung Foundry Forum hat Samsung heute seine neuesten Foundry-Prozesstechnologien und Lösungen vorgestellt.
 
8LPP (8-nm-Low-Power-Plus)

8LPP bietet den einen Skalierungsvorteil vor dem Übergang auf EUV-Lithografie. Gegenüber dem Vorgängerprozess 10LPP führt er zu höheren Gate-Dichten und höherer Leistungsfähigkeit.
 
7LPP (7-nm-Low-Power-Plus)

7LPP ist der erste Halbleiterprozess, für den Samsung die EUV-Lithografie einführen wird. Als wichtigsten Meilenstein sieht das Unternehmen die die maximale EUV-Quellenleistung von 250 W an, die Samsung zusammen ASML erreicht habe. Der Einsatz der EUV-Lithografie wird die Grenzen von Moore’s Law im Hinblick auf eine weitere Skalierung überwinden und den Weg für Halbleitertechnologiegenerationen mit Strukturen von 1 nm ebnen.

6LPP (6-nm-Low-Power-Plus)

6LPP wird dann die auf der Ebene der 7LLP-Prozesses eingeführten EUV-basierten Techniken nutzen, um noch bessere Skalierungseffekte zu erreichen ICs zu fertigen, die weniger Leistung aufnehmen.
 
5LPP (5-nm-Low-Power-Plus)

5LPP erweitert die physikalische Skalierungsgrenze der FinFET-Struktur durch Implementierung von Technologien der nächsten Prozessgeneration, 4LPP, für bessere Skalierung und Reduzierung der Leistungsaufnahme.

4LPP (4-nm-Low-Power-Plus)

4LPP ist die erste Implementierung der Bausteinarchitektur der nächsten Generation, von Samsung MBCFETTM-Struktur (Multi Bridge Channel FET) genannt. Bei MBCFETTM hadelt es sich um eine GAAFET-Technologie (Gate All Around FET), die ein Nanosheet Device nutzt, um die physikalischen Skalierungsgrenzen und die Grenzen der Leistungsfähigkeit der FinFET-Architektur zu überwinden.
 
FD-SOI (Fully Depleted – Silicon on Insulator)

Schritt für Schritt wird Samsung die existierende 28FDS-Technologie zu einem breiteren Plattformangebot erweitern und HF- sowie eMRAM-Optionen anbieten. 18FDS ist dann der Node der nächsten Generation auf Samsungs FD-SOI-Roadmap. Auf Basis dieser Prozesstechnik gefertigt, werden die ICs eine höhere  Leistungsfähigkeit bei geringerer Leistungsaufnahme und Fläche (PPA, Power Performance Area) erreichen.

»Die Einbindung der oben beschriebenen Prozesstechnologien wird explosionsartig neue Geräte hervorbringen, die den Konsumenten und den Maschinen die Möglichkeiten gibt, sich auf bisher noch nicht da gewesene Weise zu vernetzen«, sagt Jong Shik Yoon.