Imec: OxRRAM-Speicherbausteine OxRRAM: Gut skalierbar und einfach zu fertigen

Langzeit-Test des Datenerhalts über bis zu 30 Tage an einzelnen Bausteinen mit TaOx-Stack für Embedded-Applikationen (a) im Vergleich zu HfO2-basiertem Referenz-Stack (b). Die Ergebnisse zeigen den verbesserten Datenerhalt im LRS- und im HRS-Status für den optimierten TaOx-Stack.

Datenspeicher vom Typ OxRRAM, einer Unterart des Resistive RAM, haben ihr Potenzial für Embedded-Systeme im Internet of Things bereits bewiesen. Die Technologie ist gut skalierbar, zuverlässig und einfach in der Fertigung.

OxRRAM-Bausteine werden allerdings noch nicht als Massenprodukte gefertigt und vermarktet. Einer der Gründe ist die ungenügende Kenntnis der Ausfallmechanismen beim Datenerhalt.

Imec-Forscher haben nun erstmals den Einfluss der Programmierzyklen und der Oxid-Metall-Grenzfläche auf den Datenerhalt von OxRRAMs genauer untersucht. Die Ergebnisse der Studie ermöglichten ihnen die Entwicklung und Fertigung eines optimierten TaOx/Ta-Stacks mit erheblich verbessertem Datenerhalt. Die Ergebnisse wurden auf der Konferenz 2016 IEDM (3. bis 7. Dez. 2016 in San Francisco) vorgestellt.

Kandidat für Embedded-Memory-Applikationen

RRAM (resistive random access memory) gilt als vielversprechender Kandidat für Embedded-Memory-Applikationen. Solche Speicherbausteine lassen sich potenziell zu niedrigen Kosten fertigen, und sie erlauben den Betrieb mit niedrigen Versorgungsspannungen. Das macht sie sehr attraktiv speziell für Anwendungen im künftigen Internet of Things.

Ein RRAM basiert auf der Ausbildung eines leitfähigen Kanals (filament) in einer dünnen dielektrischen Layer zwischen zwei Elektroden. Beim Anlegen eines elektrischen Feldes bewirken die Ionenbewegungen und strukturellen Änderungen in dieser isolierenden Zwischenschicht eine messbare Änderung des Widerstands des Bausteins. Seine Funktion als Speicher macht Gebrauch von zwei unterschiedlichen Zuständen des Widerstands: hochohmig (high resistance state, HRS) und niederohmig (low resistance state, LRS).

Das Umschalten zwischen den beiden Zuständen kann man durch Anlegen eines geeigneten elektrischen Felds auslösen. Der Vorgang, der den Widerstand vom HRS- auf den LRS-Status ändert, wird als Set-Prozess bezeichnet, der umgekehrte Vorgang von LRS auf HRS entsprechend als Reset. Der spezifische Status des Widerstands (HRS oder LRS) bleibt erhalten, nachdem das elektrische Feld abgeschaltet wurde. Dies belegt die nichtflüchtige Natur des RRAM.

Datenerhalt – die Herausforderung beim OxRRAM

Das Umschalten des Filaments im OxRRAM von HRS auf LRS und umgekehrt basiert auf der Wanderbewegung einer Sauerstoff-Leerstelle in Übergangs-Metalloxiden. Die Technologie bietet exzellente Skalierbarkeit und Zuverlässigkeit, und sie lässt sich in einem einfachen Integrationsprozess fertigen. Allerdings sind die Ausfallmechanismen des Datenerhalts noch nicht vollständig bekannt – und dies verhinderte bislang den breiten Einsatz der Technologie.

Insbesondere bei Programmierverfahren mit kleinem Stromfluss und schneller Impulsfolge tritt oft eine gewisse Anzahl von schnell löschenden Bits auf, die auch als Retention Tails bezeichnet werden. Bei Imec führte man diesen Bit-Schwarm bislang auf die Bewegungen überschüssiger Sauerstoff-Ionen zurück. Während des Set/Reset-Vorgangs können diese Sauerstoff-Ionen in das leitfähige Filament injiziert oder aus ihm entfernt werden. Wenn der Set-Impuls nicht ausreicht, um diese überschüssigen Ionen aus dem Filament zu entfernen, rekombinieren sie mit Sauerstoff-Gitterlücken – und dies resultiert im Ausfall des Datenerhalts. Die Imec-Forscher haben nun diese Analyse weiter gefasst und den Einfluss der Programmierzyklen auf die Eigenschaften der Tail-Bits für den Datenerhalt näher untersucht. Außerdem haben sie die Rolle der Oxid-Metall-Grenzfläche bei der Verbesserung der Datenstabilität von OxRRAMs näher erforscht.

Innovative Methode zur Abschätzung des Datenerhalts

Die Imec-Forscher nutzen eine innovative und kosteneffektive Methode zur statistischen Untersuchung des Datenerhalts. Konventionelle Verfahren zu dieser Abschätzung werden auf der Basis einzelner Bausteine durchgeführt unter der Annahme, dass der Ausfall des Datenerhalts infolge der schnell löschenden Bits auf die unterschiedlichen Eigenschaften der Bausteine infolge von Prozessabweichungen bei der Fertigung zurückgeht.

Bei Imec neigt man hingegen zu der Ansicht, dass der Ursprung der überschüssigen Ionen eher in den spezifischen Variationen der Set/Reset-Programmierzyklen zu suchen ist. Deshalb wird, um die Bedingungen des Datenerhalts genauer zu untersuchen, nur eine einzelne OxRRAM-Zelle (statt eines Zellen-Arrays) programmiert (Set), gesampelt und reprogrammiert (Reset). Dies geschieht bei den üblichen Temperaturen für das Retention Baking, und dieser Zyklus wird mindestens 1500 Mal wiederholt. Das Verfahren wird als Single-Cell Cycle-to-Cycle Retention bezeichnet.