NXP Semiconductors Leistungsfähigster Cortex-M3-MCU

Differenzierung ist angesagt, speziell dann, wenn viele mit dem gleichen Produkt auf den Markt drängen. Das hat NXP SEmiconductors beherzigt und präsentiert mit dem LPC1800 laut eigenen Angaben den industrieweit leistungsfähigsten Controller mit dem Cortex-M3-Prozessor von ARM.

Der LPC1800 basiert auf NXPs 90-nm-Prozess, der sich durch geringe Leckströme auszeichnet. Darüber hinaus hat NXP noch weiter auf niedrige Leckströme optimiert und laut Unternehmensangaben dadurch die Leckströme um den Faktor 10 bis 100 im Standby-Modus reduziert. Auf dem Controller stehen bis zu 200 KByte in mehreren Speicherbanken zur Verfügung – jede mit separatem Busmaster-Zugang für mehr Durchsatz sowie einer eigenen Power-Down-Funktion für stromsparenden Betrieb. Die Dual-Bank-Flash-Architektur mit 1 MByte ermöglicht eine zuverlässige In-Application-Reprogrammierung und lässt einen ununterbrochenen Flash-Betrieb zu.

Der LPC1800 ist außerdem mit zwei innovativen Peripheriefunktionen ausgestattet – einem flexiblen Quad-SPI-Interface und einem State Configurable Timer Subsystem. Der High-Speed-Anschluss an Quad-Lane-SPI-Speicher mit bis zu 80 MBit/s je Spur ermöglicht die Verarbeitung von wesentlich umfangreicheren Off-Chip-Daten‑ und ‑Codebeständen als es mit On-Chip-Speichern möglich wäre. Das State Configurable Timer-Subsystem wiederum besteht aus einem Timer-Array mit State Machine und ermöglicht die Implementierung komplexer Funktionen wie eine ereignisgesteuerte PWM-Generierung, eine ADC-Synchronisation und eine Totzeit-Kontrolle. Als weitere Peripheriefunktionen bringt der LPC1800 zwei HS-USB-Controller, einen integrierten HS-PHY, einen 10/100T Ethernet-Controller mit hardwaregestützter TCP/IP-Prüfsummenberechnung, einen Controller für ein hochauflösendes farbiges LCD sowie eine AES-Entschlüsselung mit zwei sicheren 128-Bit OTP-Speichern zum Ablegen des Schlüssels mit. Versionen mit AES-Verschlüsselung sind auf Anfrage verfügbar.

Zu den Standard-Features aller Bausteine der Serie gehören 32 KByte ROM für Boot-Code und chip-interne Treibersoftware, ein General-Purpose DMA-Controller (GPDMA) mit acht Kanälen, zwei 10-Bit-ADCs und ein 10-Bit-DAC mit einer Datenwandlungsrate von 400 KSPS, ein PWM-Block für Motorregelungen und ein Quadrature Encoder Interface, vier UARTs, zwei Fast-mode Plus I2C-Schnittstellen, I2S, zwei SSP/SPI-Schnittstellen, ein Smartcard-Interface, vier Timer, ein Windowed Watchdog Timer, ein Alarm-Timer, eine Ultra-Low Power RTC mit batteriegepufferten Registern (256 Bytes) sowie bis zu 80 GPIO-Pins (General Purpose I/O).

Der LPC1800 wird in LQFP-Gehäusen mit 144 oder 208 Pins sowie als BGA-Version mit 100, 180 oder 256 Pins verfügbar sein. Flash-basierte Entwicklungsmuster des LPC1800 sind umgehend verfügbar. LPC18x0-Bausteine ohne Flash und mit größerem On-Chip-SRAM werden derzeit bemustert und sind ab Dezember über die Distributoren lieferbar.