ISSCC 2013 Jaguar - der neue Low Power CPU-Core von AMD

Die-Photo der Jaguar-Recheneinheit.
Die-Photo der Jaguar-Recheneinheit.

AMD hat die ISSCC genutzt, um seinen »Jaguar« vorzustellen, der das Nachfolgeprodukt zu Bobcat, einem Low-Power-x86-64-Core, darstellt. Jaguar ist für AMD der erste x86-64-Prozessorkern auf Basis von 28-nm-Strukturen.

Laut Teja Singh, Principal Member of Technical Staff bei AMD, ist die zweite Generation des Low-Power-x86-64-Cores für eine Vielzahl von Anwendungen geeignet. So soll die JG-Recheneinheit in SoCs für Applikationen wandern, die ein Leistungsbudget von weniger als 5 W bis hin zu 25 W aufweisen. Konkret adressiere AMD mit diesem neuen Core vom Tablet, über Notebook bis hin zum Desktop alle Anwendungen. Singh: »Im Vergleich zu Bobcat konnten wir Verbesserungen in Hinblick auf die ausführbaren Befehle pro Zyklus, sprich IPC, auf die erreichbare Frequenz und auf eine verringerte Leistungsaufnahme erzielen.«

Die Steigerung beim IPC-Wert basieren auf mehreren Faktoren. So hat AMD die Load-Store-Einheit neu designt, außerdem unterstützt die FPU jetzt 128 Bit-Operationen. Um eine hohe Energieeffizienz zu erreichen, setzt AMD auf Clock-Gating, wodurch laut Singh in typischen Anwendungen der Takt für mehr als 92 Prozent der Flip-Flops abgeschaltet wird.

Die Leistungssteigerung gegenüber Bobcat beruht aber auch darauf, dass eine JG-Recheneinheit aus maximal vier JG-Kernen besteht, bei Bobcat waren es nur zwei. Außerdem steht den Cores ein gemeinsamer 2 MByte großer L2-Cache in Form von vier 0,5-MByte-großen L2-Cache-Modulen zur Verfügung, der Bobcat hatte lediglich pro Core einen dedizierten Cache mit 512 KByte. Das in der JG-Recheneinheit implementierte L2-Interface ermöglicht einen Datenaustausch zwischen dem L2-Cache, dem Core und der North-Bridge.

Ein optimierter Microcode und ein verbessertes Schaltungs-Design ermöglichen laut Singh deutlich geringere Latenzzeiten beim Ein- und Austritt aus den Stromsparmodi. Er spricht von einer Verkürzung von mehr als 20 Prozent beim C6-Modus und mehr als 70 Prozent beim CC6-Modus. In einer ersten Implementierung hat die JG-Recheneinheit eine Fläche von 26,2 mm2 belegt, aber dank des modularen Designs lassen sich eben verschiedene SoC-Konfigurationen realisieren. Singh: »Wir haben die Recheneinheit so konzipiert, dass sie in mehreren SoCs wiederverwendet werden kann.«