Moore's Law lebt Hyper Scaling: Intels Rezept für 10 nm

Stacy Smith, Intel: »Wir können mit Hyper Scaling jedes Jahr neue Generationen auf den Markt bringen, Moore´s Law ist noch lange nicht tot!«
Stacy Smith, Intel: »Wir können mit Hyper Scaling jedes Jahr neue Generationen auf den Markt bringen, Moore´s Law ist noch lange nicht tot!«

Mit ihrer 10-nm-Prozesstechnik sieht sich Intel eine ganze Prozessgeneration vor dem Wettbewerb und als Retter von Moore's Law.

Was andere Halbleiterhersteller mit 10 nm meinen? Nach Überzeugung von Intel nicht das, was Intel selbst damit bezeichnet. Denn erst die „Hyper-Scaling“-Technik schöpfe das Potenzial verschiedener Verfahren zur Miniaturisierung voll aus und erlaube es Intel, Moore´s Law weiter in gewohnter Geschwindigkeit voran zu treiben – und alle Spötter, die schon sein Ende verkünden, Lügen zu strafen.

»Wir können mit Hyper Scaling jedes Jahr neue Generationen auf den Markt bringen, Moore´s Law ist noch lange nicht tot!«, erklärt Stacy Smith, Executive Vice President Manufacturing, Operations und Sales von Intel.

Dem Unternehmen sei es laut Kaizad Mistry, Corporate Vice President der Technology und Manufacturing Group von Intel gelungen, den Gate-Pitch gegenüber dem Vorgängerprozess (14 nm) von 70 nm auf 54 nm zu reduzieren, den Metal-Pitch von 52 auf 36 nm. Damit könne Intel jetzt über 100 Mio. Transistoren auf einen Quadratmillimeter Silizium quetschen, 2,7 mal mehr als auf den ICs der eigenen 14-nm-Generation – und was Intel vor allem wichtig ist: 2 Mal mehr als auf Basis von Prozesstechniken, die andere Halbleiterhersteller ebenfalls als 10-nm-Prozesse beschreiben. Damit sinken die Kosten pro Transistor weiter entsprechend Moore´s Law .

Die Grundlagen hatte Intel dazu schon früher gelegt: Ohne Self-Aligned-Dual-Patterning und -Quad-Patterning (Zweifach- und Vierfach-Belichtungen), deren Grundlagen Intel schon auf der 32-nm-Ebene eingeführt hatte und die das Unternehmen auf eine Stufe mit Verbesserungen wie Strained Silicon (90 nm), High-k-Metal-Gate (45 nm) und FinFETs (22 nm) vor drei Jahren stellt, wäre Hyper Scaling nicht möglich gewesen. Erst Hyper Scaling macht die Verbesserung in der Lithografie voll nutzbar , um Transistor- und Zellengrößen weiter zu reduzieren und vor allem die Kosten pro Transistor weiter senken zu können – in schöner Übereinstimmung mit dem von Intel-Mitgründer Gordon Moore aufgestelltem Gesetz.

Zu den Errungenschaften der neuen Hype-Scaling-Technik gehört beispielsweise „Contact Over Active Gate“ (COAG): Weil der Kontakt nicht neben, sondern über den FinFET-Gates angeordnet wird, kann ungefähr 10 Prozent der bisher benötigten Fläche eingespart werden. Weil nur noch ein Dummy-Gate zur Isolierung zweier aneinandergrenzender Zellen benötigt wird, reduziert sich die Fläche sogar um rund 20 Prozent. Über die traditionellen Skalierungseffekte hinaus, gelingt es Intel damit, die Zellhöhen und den Gate-Pitch und damit die Flächen der Zellen noch einmal um über ein Drittel zu reduzieren.

Was die SRAMs betrifft, so bietet Intel im Rahmen des 10-nm-Prozesses verschiedene Varianten an, die auf unterschiedliche Verhältnisse von Dichte, Leistung, Leistungsaufnahme und Performance optimiert sind. Die Fläche der SRAM-Zellen hat das Unternehmen gegenüber dem 14-nm-Prozess um den Faktor  0,6 reduziert.

Zudem verspricht der neue Prozess von Intel, die Performance um 25 zu steigern, während die Leistungsaufnahme gegenüber dem 14-nm-Prouzess um 45 Prozent fällt. Die 10++-Variante steigert die Performance sogar noch einmal um 10 Prozent, bei einer um weitere 30 Prozent reduzierten Leistungsaufnahme. Intel will diese Prozesse – 10GP (General Purpose) und 10HPM (High Performance Mobile) – den Kunden auch als Foundry anbieten. Dazu gehören umfangreiche IP-Portfolios, ARM-Libraries sowie vollständiger Service und Support.

Die neue Prozesstechnologie will Intel in Zusammenhang mit dem ausgedehnten EDA- und IP-Ökosystem sehen sowie der engen Zusammenarbeit mit den Kunden aus den unterschiedlichen Bereichen. Erst so können nach Ansicht von Dr. Murthy Renduchintala, President des Sektors Client, IoT Businesses & Systems Architecure Group die Prozesstechnik von Intel,  und die daraus resultierenden ICs einschließlich der FPGAs  aus der Altera-Übernahme sinnvoll in die Endsysteme – neben PCs und Servern eben auch IoT, Connectivity, automatisiertes Fahren, Big Data und Artificial Intelligence gebracht werden. So ergeben die Übernahmen – von Altera bis zur Künstlichen Intelligenz und die Gründung der Artificial Intelligence Product Group – im Ganzen Sinn.

Damit will Intel auch zeigen: Das Modell des Integrated Device Manufacturers mit eigene Foundry-Angebot funktioniert nicht nur – es ist gerade die Voraussetzung, alles unter einem Dach so aufeinander abgestimmt entwickeln zu können, dass die daraus resultierenden Produkte in die neue vernetzte IoT-Welt mit ihren neuen Geschäftsmodellen passt. Dass es sich nur noch ganz wenige Unternehmen weltweit leisten können diesen Ansatz weiter zu verfolgen, weil die Investitionen in die eigenen Fabs und die Entwicklung neuer Prozesse schwindelerregende Milliarden-Höhen erreicht haben, dürfte Intel dabei wenig stören.

Stacy Smith: »Mit Hyper Scaling haben wir uns wieder einen Vorsprung von drei Jahren erarbeitet. Moore´s Law lebt!« Damit will er auch der These entgegentreten, dass sich der Abstand zwischen den Nodes verlängert habe und Moore´s Law aus wirtschaftlichen Gründen die Luft ausgehe. Mit Hyper Scaling sei es Intel gelungen, die Fortschritte in der Lithografie erst voll ausschöpfen zu können und damit so schnell zu skalieren wie in der Vergangenheit – eben mit Hyper Scaling.