Hybrid Memory Cube HMC 1.0 – Standard für 3D-Speicher verabschiedet

Nur 17 Monate hat das HMC-Konsortium mit über 100 Mitgliedern benötigt, um HMC 1.0 als erste Version des Standards für 3D-Speicher zu verabschieden. Dank TSV-Technik ist die Datentransferrate bis zu 15 mal höher als bei DDR3-DRAM-Modulen bei gleichzeitig bis zu 70 Prozent geringerem Stromverbrauch.

Hybrid Memory Cube (HMC), 3D-Speicher der Zukunft, setzt wie auch die in JEDEC diskutierte HBM-Variante (High Bandwidth Memory) auf eine neue Form des Die-Stackings, die TSV-Technologie (Through Silicon Via). Im Unterschied zu bisherigem 3D-Speicher (MCP) werden die gestapelten Chips nicht mittels Lötdrähten über die Chip-Enden hinweg verbunden. Vielmehr werden bei HMC im Regelfall gleiche Chips übereinander angeordnet, wobei mittels TSV die einzelnen Chips (Dies) über unzählige Bohrlöcher vertikal miteinander verbunden werden. Insgesamt sind mehr als 1000 Verbindungen von Bohrung (Via) zu Bohrung nötig, um die Funktionalität zu gewährleisten. Ein weiterer Unterschied zu MCP ist ein Logic Layer am unteren Ende des HMC, mit dem die HMCs optimiert und differenziert werden können.

Durch die extrem kurzen Verbindungswege innerhalb des HMC (im Vergleich mit DRAM-DIMMs) und die zu erwartende räumlich sehr enge Verbindung zwischen Speicher und Prozessor (Side-by-Side oder als POP – Package-on-Package) kann durch HMC in sehr bandbreitehungrigen Applikationen wie Supercomputing und Networking die Systemperformance substantiell erhöht werden. Weil sich seit Jahren die Schere zwischen der CPU- und der Speicherperformance immer weiter auseinander bewegt hat und infolgedessen die CPU einen Großteil der Zeit mit Warten verbringt, schlägt sich die Erhöhung der Speicherbandbreite direkt auf die Gesamtperformance des Systems nieder.

Dem HMC-Konsortium gehören über 100 Mitglieder an, darunter Speicherspezialisten wie Micron Technology, Samsung und SK Hynix sowie die Chiphersteller IBM, HP, ARM und Altera.