Altera FPGA-basierte Lösung für Serial RapidIO Gen2

Altera kündigte eine FPGA-basierte Lösung für Serial RapidIO Gen2 an. Damit wird die Bandbreite und die Verbindungs-Flexibilität für kommende 3G- und 4G-Systeme deutlich verbessert. Altera konnte die Interoperabilität seines RapidIO MegaCore Function IP-Cores, implementiert in einem Stratix IV GX-FPGA mit dem Serial RapidIO Gen 2 Switch von Integrated Device Technology (IDT) zeigen.

Die Serial RapidIO Gen2 Lösung von Altera erhöht die System-Bandbreite für Paket-basierte 20-GBaud-Verbindungen von Funk-Karten, Host-Prozessoren und DSPs in leistungsfähigen Kommunikationssystemen. Altera hat eng mit IDT zusammen gearbeitet, um seinen Serial RapidIO Gen2 IP Core mit dem 80HCPS1848 Switch in x1- und x4-Konfigurationen mit 5 bis 20 GBaud zu kombinieren. Mit dieser Serial RapidIO Gen2 Lösung können Kunden im Wireless-Markt zuverlässige Systeme realisieren. IDT bietet eine umfangreiche Serie von schnellen, Strom sparenden Serial RapidIO-Lösungen mit geringer Latenzzeit und ist der einzige Anbieter eines Serial RapidIO Gen2 Switch.

Altera bietet eine komplette, systemfähige Serial RapidIO-Lösung mit Serial RapidIO IP Core, Referenzdesigns und Hardware-Entwicklungsplattform. Die IP-Funktion kann als Bestandteil der Altera Design Suite unter www.altera.com/pr/downloadcenter herunter geladen werden und wird von der Quartus II Software Version 11.0 unterstützt. Der IP-Core ist als verschlüsselte IP oder als Source Code verfügbar.