Speicher-ICs als Treiber EUV auf dem Weg in die Produktion

ASML und Zeiss arbeiten bei Halbleiterlithographiesystemen bereits seit drei Jahrzehnten zusammen, wobei typischer weise die Linsensysteme für die Lichtbündelung und Fokussierung bei der Belichtung feinster Strukturen auf den Halbleiterchips von Zeiss entwickelt wurden.
Blick in eine EUV-Lithografiemaschine von ASML. Könnte das Unternehmen bald 50 Stück pro Jahr verkaufen?

Die Speicher-IC-Hersteller wollen ab 2019 mit EUV fertigen. Das dürfte EUV-Hersteller ASML freuen.

Besonders Micron und SK Hynix würden laut Mehdi Hosseini von der Susqhehanna Financial Group in den Ausbau der Extreme-Ultraviolet-Lithografie (EUV, 13,5 nm Wellenlänge)  investieren. Das gelte für die 3D-NAND-Flash-Speicher (mit inzwischen bis zu 96 Layers) aber auch für DRAMs. Denn die Alternativen – Multi-Patterning und der Ausbau der Kapazitäten für die Verarbeitung von noch mehr Wafern – käme zu teurer als sich der Mühe zu unterziehen, die neue Lithografietechnik in die Produktion zu bringen.
 
Grundlage der Abschätzung ist die Annahme, dass der Bedarf für Speicher-ICs weiterhin hoch bleibt. So würde das Wachstum der DRAMs in Bit gerechnet pro Jahr weiter über 15 Prozent liegt. Die ohne Kosten für Multi-Patterning und ähnliche Techniken würden dafür sorgen, dass die Preise der DRAMs pro Bit pro Jahr nur um 10 bis 12 Prozent fallen könnten. Die führenden DRAM-Hersteller – allen voran Samsung – würden die EUV-Lithografie deshalb für mehr als zwei kritische Schichten ab 2020 einsetzen. Aufgrund dieser Nachfrage wiederum, so zitiert Barron´s Mehdi Hosseini, könne ASML dann über 50 EUV-Systeme pro Jahr liefern. Die gesamte Optik der Systeme von ASML fertigt Carl Zeiss SMT in Oberkochen. 
 

In dieser Einschätzung sind sich die Experten allerdings nicht ganz einig. Denn Barrons zitiert auch Farhan Ahmad von Credit Suiss, der davon ausgeht, dass EUV zunächst nur in Frage käme, um ein bis zwei kritische Schichten von DRAMs zu fertigen, für die Produktion von NAND-Flash-Speicher-ICs wäre die neue Technik gar nicht erforderlich.

Wie das IMEC auf der SPIE-Konferenz Photomask + EUV Lithography (Society of Phtographic Instrumentation Engineers) kürzlich in Moteray verlauten ließ, wäre die Skalierungsmöglichkeit von DRAMs auf der 1x nm-Ebene an ihre Grenze angekommen.

Das IMEC geht deshalb davon aus, dass neue Speichertypen  jetzt einen Aufschwung erleben würden. Ein Favorit des IMEC ist der MRAM. Für die Produktion der MRAMs könnte EUV zum Einsatz kommen. Allerdings seien der begrenzende Faktor hier die Ätz-Prozesse, die zuerst verbessert werden müssten, bevor EUV seine Vorteile ausspielen könne.

Das IMEC hatte darauf  hingewiesen, dass dies auch für NAND-Flash-ICs und DRAMs gelte: Den Flaschenhals stelle nicht die Lithografietechnik dar, sondern in erster Linie die Ätz- und auch Abscheideprozesse. Der Wertanteil dieser Prozesse an der Fertigung dieser Speicher-ICs würde deshalb steigen und davon profitierten wiederum Firmen wie Applied Materials, KLA Tencor und Lam Research.

Nobu Koshiba, Presidentund CEO der JSR Corp. war schon auf der SPIE-Konferenz Advanced Lithography im Februar/März dieses Jahres überzeugt, dass der Erfolg von EUV zentral dafür wäre, bessere Computer entwickeln zu können. Damit gehe aber die Entwicklung neuer Materialien und Prozesse Hand in Hand. Dünne Polymerschichten zwischen den Leiterbahnen auf dem ICs können genauso zu verbesserten ICs beitragen wie ganz neue Materialien, die eine hohe Resistenz gegenüber Ätzen aufweisen oder es erlauben, beispielsweise Metalle selektiv aufwachsen zu lassen.

Er ist überzeugt, Moore´s Law bis zur 2-nm-Ebene Geltung verschaffen zu können und zwar durch Kooperationen. So arbeitet JSR mit dem IMEC zusammen, wobei der Schwerpunkt auf EUV liegt. Hier könnten das Wissen um die erforderlichen Maschinen und die Prozesse beider Organisationen einfließen.