Cadence Design Systems Emulator der Superklasse

Cadence stellt neue Palladium Z1 Enterprise Emulations-Plattform für den schnellen Einsatz in Rechenzentren vor.
Cadence stellt neue Palladium Z1 Enterprise Emulations-Plattform für den schnellen Einsatz in Rechenzentren vor.

Die Palladium Z1 Enterprise Emulations-Plattform von Cadence Design Systems eignet sich für den Einsatz in Rechenzentren. Der Emulator soll im Vergleich zum nächsten Mitbewerber einen bis zu 5-fach höheren Emulationsdurchsatz bei einer durchschnittlich 2,5-fachen Effizienzsteigerung erreichen.

Die Cadence Palladium Z1 Enterprise Emulationsplattform von Cadence ist das erste für Rechenzentren konzipierte Emulationssystem. Dieses zeichnet sich gegenüber der vorherigen Generation durch einen fünffach höheren Emulationsdurchsatz und durch eine durchschnittliche Effizienzsteigerung um den Faktor 2,5 im Vergleich zum nächsten Mitbewerber aus. Die Palladium Z1 Plattform zeichnet sich durch höchste Zuverlässigkeit und Skalierbarkeit aus und kann bis zu 2.304 parallele Jobs ausführen und unterstützt bis zu 9,2 Milliarden Gatter. Damit adressiert die Plattform die wachsenden Emulationsanforderungen von globalen Design-Teams, die immer komplexere SoCs effizient verifizieren müssen.

Die Palladium Z1 Enterprise Emulationsplattform stellt eine echte Datencenter-Ressource in Form einer Rack-basierenden Blade-Architektur dar und erreicht dadurch eine maximale Auslastung und eine professionelle Zuverlässigkeit in einem um 92 Prozent kleineren Grundriss und einer 8-fach höheren Gatter-Dichte als die Palladium XP II Plattform. Die Palladium Z1 Plattform bietet eine einzigartige virtuelle Target-Relocation und Payload-Zuordnung an die verfügbaren Ressourcen während der Laufzeit. Dies ermöglicht eine Optimierung der Auslastung der Emulationsressourcen, zudem lassen sich Neukompilierungen vermeiden. Durch die einzigartige massiv-parallele Prozessor-basierte Architektur erreicht die Palladium Z1 Plattform eine vierfach bessere Anwender-Granularität als der nächste Mitbewerber.

Weitere wichtige Merkmale und Vorteile der Palladium Z1 Plattform:

  • Der Stromverbrauch pro Emulationszyklus ist um ein Drittel geringer als bei der Palladium XP II Plattform. Dies wird durch eine bis zu 44 Prozent niedrigere Leistungsdichte, eine um durchschnittlich 2,5-fach bessere Systemauslastung, eine höhere Anzahl von parallelen Anwendern, eine 5-fach bessere Job-Queue-Durchlaufzeit, eine Kompilierleistung von bis zu 140 Millionen Gattern pro Stunde auf einer einzelnen Workstation und einer erstklassigen Debug-Tiefe und Upload-Geschwindigkeit erreicht.
  • Volle Virtualisierung der externen Schnittstellen mittels einer einzigartigen virtuellen Target-Relocation-Fähigkeit. Dies ermöglicht einen Fernzugriff auf hochgenaue Real-World-Bauteile sowie virtualisierte Peripherie, wie Virtual JTAG. Vorintegrierte Emulation-Development-Kits sind für USB- und PCI-Express-Schnittstellen verfügbar, die eine hohe Modelliergenauigkeit, Performance und einen Fernzugriff unterstützen. In Kombination mit einer Virtualisierung der Datenbanken mittels der neuen Virtual Verification Machine-Fähigkeiten, erlaubt dies einen effizienten Offline-Zugriff auf Emulationsläufe durch mehrere Anwender
  • Höchste Flexibilität durch mehr als ein Dutzend Nutzungsmodelle, einschließlich In-Circuit Emulation mit Softwareloads, Simulationsbeschleunigung mit Hot-Swapping zwischen Simulation und Emulation, Dynamic Power Analysis mittels Cadence Joules RTL Leistungsbewertung, IEEE 1801 und Si2 CPF-basierte Leistungsverifikation, Beschleunigung und Emulation auf Gatter-Ebene sowie OS-Bring-up für ARM-basierte SoCs mit der 50-fachen Leistung einer Standardemulation
  • Nahtlose Integration in die Cadence System Development Suite. Diese umfasst die Incisive Verifikationsplattform zur Simulationsbeschleunigung, Incisive vManager für die Verifikationsplanung und eine einheitliche Metrik-Verfolgung, Indago Debug Analyzer und Embedded-Software-Apps für ein fortschrittliches Hardware/Software-Debugging, beschleunigte und Assertion-basierende Verifikation IP, Protium FPGA-basierte Prototyping-Plattform mit einheitlichem Compiler und Perspec System Verifier für System-Anwendungsfall-Tests mit mehreren Engines.