ISSCC 2017 EDA-Industrie aufgepasst: ein Paradigmen-Wechsel ist erforderlich

Cliff Hou, TSMC: »Die Ecosysteme müssen sich dahingehend entwickeln, dass sie applikationsspezifische Lösungen bieten und es Chip-Designern ermöglichen, externes Fachwissen zu nutzen.«
Cliff Hou, TSMC: »Die Ecosysteme müssen sich dahingehend entwickeln, dass sie applikationsspezifische Lösungen bieten und es Chip-Designern ermöglichen, externes Fachwissen zu nutzen.«

Cliff Hou, Vice President, R&D von TSMC, fordert in seiner Keynote zur Eröffnung der diesjährigen ISSCC in San Francisco, dass die EDA-Industrie über ihre bisherigen Ansätze hinausdenkt und neue Methoden entwickelt, um den immer größer werdenden Design- und Prozessproblemen Herr werden zu können.

Aus der Sicht von Hou von TSMC hat das Zeitalter des »ubiquitären Computing« begonnen, bei dem alles mit allem verbunden ist. Besonders vier Anwendungsbereiche würden dieses neue Zeitalter treiben: Automotive, Mobile, High-Performance-Computing und IoT. Und alle vier Anwendungsgebiete haben vollkommen unterschiedliche Anforderungen hinsichtlich Stückzahlvolumen, Rechenleistung, Leistungseffizienz und Formfaktor, aber auch hinsichtlich der Systemanforderungen.

Um mit diesen Entwicklungen Schritt zu halten, habe die Industrie viele Anstrengungen unternommen. Das fängt bei der Skalierung an, die sicherlich auch früher nie einfach war, doch mittlerweile müssen die Halbleiterhersteller schon viele Hebel in Bewegung setzen, um in den Strukturen überhaupt noch kleiner werden zu können. Ein Beispiel: Nachdem unter 20 nm nicht mehr die gewohnten Performance-Vorteile erreicht wurden, hat die Industrie von 2D-Planartransistoren auf 3D-Multi-Gate-FinFETs gewechselt. Dass Hou FD-SOI nur in einem Nebensatz erwähnt, und hier die Vorteile von FinFETs herauskehrt, versteht sich von selbst. Mit den FinFETs konnte die Leistungsaufnahme und Flächenbedarf reduziert und die Performance gesteigert werden. Geht es um eine die weitere Skalierung verweist Hou darauf, dass die Industrie an neuen 3D-Ansätzen forscht, die neue Transistorstrukturen, Materialien, Prozessarchitektur und I/O-Anordnungen beinhalten.

Für die derzeit kleinsten Strukturen kommen bislang 193-nm-Lithographie-Systeme zum Einsatz, was vieler Tricks bedarf, einschließlich Mehrfachbelichtung. Erleichterung soll die EUV-Technik bringen, von der Hou erwartet, dass sie in diesem Jahr noch in der Halbleiterfertigung eingesetzt wird. Optimist? In diesem Zusammenhang verweist er darauf, dass bereits SRAMs mit 7-nm-Strukturen mithilfe von EUV gefertigt worden seien, die hinsichtlich Ausbeute und elektrischer Performance durchaus ok sind. Außerdem sei die Lichtquelle stetig verbessert worden, so dass sie mittlerweile eine Leistung von ungefähr 125 W erreicht hat. Als Realist fügt er aber noch hinzu, dass einige Probleme wie beispielsweise die Resist-Empfindlichkeit noch gelöst werden müssen, um EUV massentauglich zu machen.

Die Skalierung ist aber nur ein Weg, den die Industrie geht. Gleichzeitig wurden auch neue 3D-Gehäusetechnologien wie Wafer-Level-Packaging (WLP) und Wafer-on-Wafer (WoW) entwickelt, die die Skalierungsanstrengungen ergänzen und ebenfalls dazu dienen, Vorteile bei Performance, Power und Größe zu erreichen. Die 3D-Gehäusetechnik stellt für Hou eine Skalierung auf Systemebene dar, der er auch eine rosige Zukunft verspricht. Hou: »Mit der 3D-Gehäusetechnik lässt sich die Systempartitionierung optimieren und Logik und Spezial-ICs heterogen integrieren.« Gerade der letzte Punkt ist wichtig, denn eine heterogene Integration ist notwendig, um die Vielzahl von Spezialtechniken nutzen zu können. Diese hält Hou für unverzichtbar und verweist als Beispiel auf Sensoren: um zukünftige Sensoren mit Datenerfassungsmöglichkeiten auszustatten, die Bewegung, Temperatur, Chemikalien, Fingerabdruck, Herzfrequenz etc. umfassen. Hou: »Diese Spezialtechniken werden auch eine drahtlose Anbindung mithilfe einer Mixed-Signal-HF-Technik integrieren.« Bereits erfolgte Durchbrüche in der gestapelten CMOS-Bildsensortechnik, embedded RRAM und GaN-on-Silicon zeigten, über welche Möglichkeiten zukünftige Bausteine verfügen können.

Soweit so gut, problematisch dabei ist nur, dass all diese Entwicklungen ihren Preis haben, denn mit ihnen ergeben sich auch neue Design-Probleme. In diesem Zusammenhang verweist er beispielsweise darauf, dass mit der Mehrfachbelichtung neue Richtlinien für das Zellen-Design erforderlich sind. Ein weiterer Punkt ergibt sich dadurch, dass mittlerweile oft nahe an oder unterhalb der Schwellspannung gearbeitet wird, was sich wiederum negativ auf die Verzögerungszeiten auswirkt. Die Verteilung der Verzögerungszeiten folgt nämlich nicht mehr einer Gauß-Kurve, so dass neue statistische Variationsmodelle notwendig sind. Ein weiteres Beispiel besteht darin, dass die 3D-Struktur der FinFETs für HF-Anwendungen Schwierigkeiten mit sich bringt, weil diese Struktur als große parasitäre Kapazität fungiert. Hou weiß noch von vielen anderen Problemen zu berichten, und auch davon, wie TSMC jedes einzelne versucht zu lösen, aber dennoch fordert er, dass es beim Design einen Paradigmen-Wechsel geben muss. Hou exemplarisch: »Neue Mehrfachbelichtungstechnik machen neue Design-Regeln notwendig, für die die derzeitigen Lösungen nicht adäquat sind.«

Wie soll der Paradigmen-Wechsel aussehen? Aus Hous Sicht sollte dieser auf vier Standbeinen stehen:

Die bestehenden Design-Tools weiterentwickeln – in diesem Zusammenhang ist Hou der Überzeugung, dass die Design-Flow-Integration so erweitert werden kann, dass sie auch den Anforderungen auf Systemebene genügen. So würde beispielsweise eine Top-Down und Bottom-Up-Co-Optimierung diverse Design-Probleme signifikant verringern.

Neue Design-Ansätze verfolgen – in diesem Fall fordert er, dass das Ecosystem neue Ansätze verfolgen soll, um neue Lösungen zu realisieren. Ein Beispiel ist das Maschinenlernen. Maschinenlernen (ML) sei eine wichtige Methode, um das Design zu automatisieren. Damit könnten subjektive Einschätzungen durch statistische Daten ersetzt, Modelle mit Daten aus vorherigen Designs und die Statistische Timing-Analyse verbessert werden.

Die Expertise aus anderen Bereichen nutzen – hier bleibt Hou unpräzise. Er glaubt, dass Designer die Expertise und Erfahrung anderer Industrie-Player nutzen sollten, und das sowohl beim Chip-Design als auch bei der Integration auf Systemebene. Denn damit ließe sich die Lernkurve verkürzen und das Time-to-Market beschleunigen.

Statt Technologiespezifisch müssen die Tools Applikationsorientiert werden – Hou ist davon überzeugt, dass eine Orientierung an den Applikationen notwendig ist, um die verschiedenen Design-Probleme zu meistern. In Anbetracht der bereits erwähnten Technologietreiber – Automotive, IoT, High-Performance-Computing und Mobile – lautet der Ansatz also: Vier Design-Plattformen. Die Basisplattform ist für Mobilgeräte, bei der der Fokus auf Low Power und Kosteneffizienz liegt. Bei der High-Performance-Plattform wiederum geht es um hohe Taktgeschwindigkeit und Bandbreite. Die Automotive-Plattform legt den Schwerpunkt auf funktionale Sicherheit und Standardkonformität. Und bei der IoT-Plattform dreht sich alles um Ultra-Low-Power. Diese Plattformen würden natürlich weiter entwickelt, aber alle basierten auf dem Fundament ausgewählter Prozesstechnologien und Funktionen. Gleichzeitig müsse das IP-Portfolio so groß sein, dass es alle Design-Plattformen abdecken kann. Und eben auch die Design-Kits müssen auf die jeweiligen Plattformen zugeschnitten sein.