Globalfoundries Dresden wird zum 22-nm-FD-SOI-Standort ausgebaut

Globalfoundries-CEO Dr. Sanjay Jha (Mitte) präsentierte Dresden als FDSOI-Standort.
Globalfoundries-CEO Dr. Sanjay Jha (Mitte) präsentierte Dresden als FDSOI-Standort.

Globalfoundries will seine neue 22FDX-Plattform in Dresden entwickeln und dort auch anschließend fertigen. Ende 2016 soll die so genannte Risk-Production bereits anlaufen, erste PDKs stehen schon heute zur Verfügung. Es soll neue Arbeitsplätze und bis zu 100.000 Wafer pro Monat geben.

Dresden gehört zu den moderneren Fertigungsstandorten von Globalfoundries, das Unternehmen fertigt dort mit 28-nm-Prozessen. Doch mit der neuen Fab in New York und der 14-nm-FinFET-Technologie entstand große Konkurrenz für den Dresdner Standort. Skeptiker, die befürchtet hatten, dass Dresden deshalb langfristig keine Zukunft hat, dürften jetzt beruhigt sein: Globalfoundries setzt bei FD-SOI mit 22-nm-Strukturen auf seinen Dresdner Standort. Und diese Technologie wird von vielen als wichtige und gangbare Alternative zu FinFETs angesehen, zum einen weil sie günstiger zu fertigen ist, zum anderen weil sich ICs auf Basis von FD-SOI durch niedrigste Leistungsaufnahme auszeichnen.

Globalfoundries lässt sich die Entwicklung und den dazugehörigen Kapazitätsausbau rund 250 Mio. Dollar kosten, diese Investitionen sollen bis Ende 2017 in den Dresdner-Standort fließen. Zehn prozent oder 25 Mio. Dollar kommen dabei als Fördermittel vom Freistaat Sachsen.

Dr. Sanjay Jha, CEO von Globalfoundires, erklärte, dass derzeit folgende Prozessoptionen geplant sind, die auf bestimmte Anwendungsfelder hin optimiert wurden:

  • 22FD-ulp (base ultra-low power) ist stellt quasi die Grundlage der 22-nm-FD-SOI-Plattform dar. Aus der Sicht von Globalfoundries ist sie auf die Anforderungen des Smartphone-Marktes im unteren und mittleren Preissegment optimiert. 22FD-ulp nutzt das so genannte »body-biasing«, mit dem sich im Vergleich zu einer 28-nm-HKMG-Technik die gesamte Leistungsaufnahme (statisch und dynamisch, wobei dynamisch dominiert) um über 70 Prozent reduzieren lässt.
  • 22FD-uhp (ultra-high performance) eignet sich für Netzwerk-Anwendungen mit Analogfunktionen. Die 22FD-uhp-Option umfasst Optimierungen wie »forward body-biasing«, auf spezielle Anwendungen optimierte »Metal-Stacks« sowie die Unterstützung für »0,95 V Overdrive«.
  • 22FD-ull (ultra-low leakage) ist vor allem für tragbare Geräte (“wearables“) und IoT Anwendungen optimiert und bietet die gleichen Möglichkeiten wie 22FD-ulp, allerdings wurde bei dieser Option besonderer Wert auf geringe Leckströme gelegt, so dass die Leckströme auf 1pA/µm reduziert werden konnten.
  • 22FD-rfa (radio frequency analog) zielt auf Anwendungen mit hohen Datenübertragungsraten und geringem Energieverbrauch

SVP Gregg Bartlett verrät Elektronik weitere Details

Globalfoundires Senior Vice President Gregg Bartlett, für die CMOS-Plattformen des Auftragsfertigers verantwortlich, erklärte nach Jha's Präsentation der Fachzeitschrift Elektronik im Exklusiv-Interview weitere Details der neuen 22-nm-FDSOI-Plattform.

Die 22FD-ulp-Variante nimmt im Vergleich zu TSMCs 28-nm-HPM-Prozess mit High-K-Metal-Gates (bei 0,9 V Betriebsspannung) rund 70 % weniger Leistung auf, was primär an dem Betrieb mit 0,4 V liegt (die Spannung geht bekanntlich quadratisch in die Leistungsaufnahme ein).

Bei realen Chips, die eine Mischung von digitalen und Analogblöcken darstellen, wurden Verkleinerungen der Chipflächen um 20 % simuliert, von den 6 (einfache Produkte) bis 9 Metallisierungs-Ebenen sollen nur zwei mit dem aufwendigen Double-Patterning belichtet werden müssen.

Warum aber wird 22 nm FDSOI rund 10 % weniger Masken als ein HKMG-28-nm-Prozess benötigen und damit auch noch billiger sein, zumal das SOI-Substrat mit der SiO2-Schicht als Isolator, das Globalfoundries von dem Erfinder des SOI-Verfahrens, der französischen Firma Soitec, bezieht, ja teuerer als pures Silizium ist ?

Einfach deswegen, weil zahlreiche Dotierungen im Ladungsträgerkanal, die bei herkömmlichen Silizium-Wafern für die Leckstrom-Reduktion notwendig waren, auf Grund der Ladungsträgerverarmung bei FDSOI nicht notwendig sind.

Bartlett erklärte zudem, dass bei FinFET-Fertigung rund 40 Belichtungsschritte notwendig sind, während bei Globalfoundries' Prozess weniger als 20 anfallen werden und somit einen dramatischen Kostenvorteil bringen wird - allerdings ist auch klar, dass FDSOI nicht auf Anwendungen zielt, bei denen es auf höchste Rechenleistung bei hohen Taktfrequenzen (wie z.B. PC- oder Server-Prozessoren) ankommt, hier werden FinFETs weiterhin das Maß aller Dinge bleiben.

Last but not least erklärte Bartlett, wie mittels softwaremäßigem Forward-Body-Biasing (FBB) beim 22DF-UHP der Betriebspunkt einstellen lässt. Dabei kann der Kunde wählen, ob er den Chip eher für höhere Rechenleistung (+ 40 % gegenüber TSMC 28 nm HKMG bei gleicher Leistungsaufnahme) oder für eine minimale Leistungsaufnahme (-50 % gegenüber TSMC 28 nm HPM bei gleicher Rechenleistung) optimieren möchte. Möglich sind natürlich auch Betriebspunkte zwischen diesen Extremen mit z.B. moderater Verbesserung der Rechenleistung bei gleichzeitiger geringerer Reduktion der Leistunsgaufnahme.

Angesprochen auf die Schwierigkeiten beim Ramp-Up von Intels 22-nm-FinFET-Prozess (dort waren anfangs die Chip-Ausbeuten desaströs) erklärte Bartlett, dass man ausgehend vom "herkömmlichen" 28-nm-Prozess nur "wenige Änderungen" hätte vornehmen haben müssen  und somit vom Start an mit hohen Chip-Ausbeuten rechne.