Intel Cyclone 10 FPGAs

Cyclone 10
Cyclone 10

Intel bringt mit Cyclone 10 neue Low-Cost-FPGAs auf den Markt. Das Unternehmen bietet Cyclone 10 in zwei Familien an: Cyclone 10 GX und Cyclone 10 LP.

Die Cyclone 10 GX-Familie von Intel umfasst vier Komponenten. Damit wird eine Komplexität von 85.000 bis 220.000 LEs abgedeckt. Die Bausteine sind mit zwei Arten von Speicherblöcken ausgestattet: Die M20K-Blöcke (291 bis 587 Blöcke, 5.820 KBit bis 11.740 KBit) eignen sich für große Speicher-Arrays, die 640-Bit großen MLAB-Blöcke (1.044 bis 2.704, 653 bis 1.690 KBit) die sich für die Implementierung von Shift-Registern für DSP-Anwendungen und FIFO-Buffer eignen. Damit verfügen die FPGAs insgesamt über Speicherkapazitäten von 6.473 bis 13.430 KBit. Intel hat die FPGAs mit maximal 192 festverdrahteten DSP-Blöcken mit variabler Genauigkeit versehen, die sowohl Festkomma- als auch Gleitkomma-Arithmetik unterstützen und auf eine Rechenleistung von maximal 134 GFLOPs kommen. Darüber hinaus sind die FPGAs mit maximal Speicher-Controllern ausgestattet, die die direkte Anbindung von DDR3/L und LPDDR3-Speichern ermöglichen. Es stehen zwischen 72 und 118 LVDS-Kanäle (1.434 GBit/s) und zwischen 192 und 284 User-I/O-Pins zur Verfügung. Dazu kommen noch 48 3V-I/O-Pins, ein PCIe-IP-Block (bis zu Gen2 x 4) und 4 bis maximal 12 10,3-GBit/s-Transceiver.

Mit seinen Cylcone 10 GX-FPGAs zielt Intel auf Anwendungen in der industriellen Bildverarbeitung, Applikationen im Bereich »Smart City«, Robotik, Video-Streaming, aber auch Infotainment im Fahrzeug.

Die Cyclone 10 LP-Familie ist laut Unternehmensangabe für den Einsatz in hochvolumigen und kostensensitiven Applikationen optimiert, die gleichzeitig auch noch eine geringe statische Leistungsaufnahme erfordern. In diesem Fall stehen den Entwicklern acht verschiedene Varianten zur Verfügung, die eine Komplexität von 6.000 bis 12.000 LEs abdecken. Die FPGAs verfügen über 15 bis maximal 288 DSP-Blöcke (18-x18-Multiplizierer), zwei bis vier PLLs, 176 bis 525 User-I/Os und zwischen 65 und 230 LVDS-Kanäle. An Speicher steht den Entwicklern zwischen 270 und 3.888 M8K-Speicherblöcken (à 9 KBit) zur Verfügung. Laut Unternehmensangabe konnte die statische Leistungsaufnahme im Vergleich zur vorherigen Cyclone-Familie dank eines optimierten 60-nm-Prozesses um bis zu 50 Prozent gesenkt werden.

Die Low-Cost-Varianten aus der Cyclone 10-LP-Familie eignen sich zur I/O-Erweiterung, als Interface- oder Brückenlösung, für Sensorfusion und für industrielle Motorsteuerungen. Darüber hinaus gibt Intel an, dass die LP-Varianten auch für Rückfahrkameras oder die Verarbeitung von Videodaten im Fahrzeug geeignet sind.

Die Cyclone 10 FPGAs sollen zusammen mit Evaluation-Kits und Boards und der neuesten Quartus-Software-Version im zweiten Halbjahr 2017 verfügbar sein.