Yole Développement Schnelles Wachstum für Fan-out-Packaging

So prognostiziert Yole den Umsatz mit den "Core"- und "High Density"-Fan-out-Techniken.

Fan-out-Packaging-Techniken, insbesondere auf Wafer-Ebene, befinden sich auf dem Siegeszug. Doch was genau verbirgt sich dahinter?

Eine der führenden Firmen auf dem Gebiet des Fan-Out-Wafer-Level-Packaging (FOWLP) ist TSMC. Für Aufsehen hatte gesorgt, dass Apple entschieden hatte, die von TSMC entwickelte InFO-Technik (Integrated Fan-out) zu nutzen, um den Applikationsprozessor A10 in ein FOWLP-Gehäuse zu setzen. Die A10-Prozessoren arbeiten bereits im iPhone 7 und auf InFO setzt Apple auch für den A11.
TSMC hatte den InFO-Prozess im ersten Halbljahr 2016 in die Stückzahlfertigung gebracht und ihn auf SoCs und DRAMs angewendet. Derzeit entwickelt TSMC InFO-Prozesse für die Chips, die in 10- und 7-nm-Prozessen gefertigt werden.

Dabei arbeitet TSMC auch eng mit EDA-Firmen wie Mentor Graphics und Cadence zusammen, was zeigt, dass die Packaging-Techniken nicht mehr isoliert von der Entwicklung komplexer SoCs betrachtet warden können, die mit Hilfe der neusten Prozesse gefertigt werden. Auf Basis der Calibre- und Xpedition-Plattformen von Mentor können die IC-Designer und die Packaging-Experten innerhalb einer Umgebung Co-Verifikation aus der Sicht beider durchführen. Ergebnisse des Calibre-nmDRC-Tools fließen so in den Xpedition Packaging Integrator ein und können auf die Interconnect-Strukturen angewendet werden. Auch Cadence bietet mit Tools wie ihrem Physical Verification System, System in Package, SiP Layout Wafer Level Chip Scale Package, Sigrity (Package-Analysis und 3D-Modeling) sowie Voltus (Power-Integrity-Solution) an, die sich zu einer einheitlichen Umgebung für die InFO-Technik kombinieren lassen, um die Zeit für Systemdesign und die Verification-Cycles zu verkürzen.

Laut TSMC bringt die neue Technik gegenüber den herkömmlichen Chips eine um 20 Prozent reduzierte Dicke, eine um 20 Prozent höhere Verarbeitungsgeschwindigkeit und eine um 10 Prozent verbesserte Wärmeableitung.

Das hat der FOWLP-Technik insgesamt Auftrieb gegeben, denn Apple und TSMC haben gezeigt, dass die Technik die in sie gesetzten Erwartungen erfüllt hat und sich für dass Packaging von komplexen ICs in hohen Stückzahlen eignet. Dem Einsatz in der Unterhaltungselektronik steht offenbar nichts mehr im Wege; auch die Kosten sind auf einem erträglichen Niveau angekommen.

Grundsätzlich lassen sich zwei Fan-out-Kategorien unterscheiden. Erstens der eher einfache Kernmarkt: Hier wandern einzelne ICs wie Baseband-Controller, Power-Management-ICs und Transceiver in die neuen Gehäuse. Die zweite Kategorie umfasst die High-Density-Packages, in denen ICs mit sehr vielen Anschlüssen untergebracht werden. Laut einer Analyse von Yole Développement werden beide Kategorien über die kommenden Jahre schnell wachsen. Die einfache Kategorie kann bereits als etabliert gelten. Vor allem die reduzierten Baugrößen, die Flexibilität und die bessere elektrische Performance haben die weltweit führenden Hersteller überzeugt. Dazu kommt noch, dass sie im Gegensatz zu Flip-Chip-Tchniken ohne Substrat auskommen und deshalb auch kostengünstig sein sollten.

Neben den Chipherstellern selbst und Foundries sind aber auch die großen Outsourced-Semiconductor-Assembly-and-Test-Unternehmen (OSATs) mit der neuen Technik seit einigen Jahren vertraut. Dazu zählen unter anderem JCET/STATs ChipPAC, ASE und Amkor (insbesondere nach dem Kauf von Nanium). Deshalb rechnet Yole Développement damit, dass dieser Marktsektor über die nächsten Jahre stetig zulegen wird. Treibende Kraft dahinter sind mobile Geräte. Zudem werden sich verschiedene Versionen der neuen Technik herausbilden, weil die Anforderungen unterschiedlich sind. So muss die Zuverlässigeit für den Einsatz im Auto-Radar höher sein als für den Einsatz in Smartphones; dafür können die Preise im Radar etwas höher ausfallen.