Die Anforderungen des 10-Gbit/s-Ethernet bringen den Umschwung Neue Rechnerstrukturen für die Kommunikation

Innovationen kommen nicht von ungefähr. Ohne die Chance zur kommerziellen Verwertung wird eine Idee höchst selten in ein Produkt umgesetzt. In der Kommunikationstechnik ist es der 10-Gbit/s-Ethernet-Standard, der hohe Anforderungen stellt und an dem derzeit neue Technologien und Konzepte erprobt und umgesetzt werden.

Ein für die Fahrzeugelektronik geeigneter, programmierbarer Low-Side-MOSFET-Vortreiber mit sechs Kanälen steuert und schützt N-Kanal-Logic-Level-MOSFETs. Der NCV7513 wird über eine Schnittstelle direkt mit einem Mikrocontroller verbunden.

Die Anforderungen des 10-Gbit/s-Ethernet bringen den Umschwung

Innovationen kommen nicht von ungefähr. Ohne die Chance zur kommerziellen Verwertung wird eine Idee höchst selten in ein Produkt umgesetzt. In der Kommunikationstechnik ist es der 10-Gbit/s-Ethernet-Standard, der hohe Anforderungen stellt und an dem derzeit neue Technologien und Konzepte erprobt und umgesetzt werden.

Bei dem NCV7513 handelt es sich um einen voll programmierbaren Low-Side-MOSFET-Vortreiber mit sechs Kanälen, der speziell für Applikationen der Automobilelektronik geeignet ist. Er ist ein Teil der Produktserie „FlexMOS“, die speziell zur Steuerung und zum Schutz von N-Kanal-Logic-Level-MOSFETs vorgesehen ist. Zu dieser Produktserie gehört auch die neue MOSFET-Familie „SmartDiscretes“ von ON Semiconductor. Geliefert wird der NCV7513 in einem 32-Lead-LQFP-Gehäuse. Er gestattet dem Entwickler, die MOSFETs in genau der Größe zu wählen, die exakt den gegebenen technischen Anforderungen entspricht. Der NCV7513 wird über seine Schnittstelle direkt mit einem Mikrocontroller verbunden, der dann die Steuerung der Ausgänge übernimmt. Der NCV7512 ist in der Ausführung des NCV7513 als Quad-Version erhältlich. Dieser Baustein wartet mit genau den gleichen Leistungsmerkmalen wie die Hex-Version auf, bietet jedoch nur vier Kanäle.

Selbst für den Fachmann ist es überraschend: Die aus dem Ethernet- und Internet-Umfeld kommenden Anforderungen an die Rechenleistung der Systeme haben in der letzten Zeit zu neuen Konzepten bei der Architektur der Kommuikations-Prozessoren geführt. War vor wenigen Jahren die „Deep Packet Inspection“, also die Klassifizierung von eingehenden Datenpaketen nach ihren Inhalten mit „Wirespeed“ ein Wunschtraum der Hersteller von Geräten für die Ebenen 2 und 3 (Routing und Switching), führen neue Anwendungen wie „Virtualisierung“ und die Forderung nach „Skalierbarkeit der Systeme“ zu einem Innovationsschub. Dafür werden neue Rechnerstrukturen aufgesetzt, die von den üblichen „System on Chip“-Strukturen mit Anbindung der Schnittstellen-Module über einen oder mehrere „On-chip“-Busse ganz erheblich abweichen. Die geforderten Rechenleistungen sind von einer ganz anderen Natur, weil die Abarbeitung der Protokolle der Sprach- und Datenkommunikation weitgehend festliegen; die für die „ereignisgesteuerte“ Programmierung erforderlichen tiefen Cache-Speicher und Vorhersage-Algorithmen sind hier mehr oder weniger entbehrlich.

Funktion des NCV7513

Der Versorgungs-Pin UCC1 ist der Low-Power-Strompfad (Bild 1); er dient der Spannungsversorgung der internen Logik und der anderen Signalverarbeitungsblöcke. Der Versorgungs-Pin UCC2 liefert die Betriebsleistung für die Gate-Ansteuerung, während UDD die Spannung für den SO-Pin liefert. USS ist der High-Power-Ground-Pfad für UCC2, UDD und die Drain-Klemmschaltungen (DRN Clamp). Bild 1 zeigt eine typische Schaltung, in welcher der NCV7513 eine zentrale Rolle spielt.

Vielmehr kommt es darauf an, dass in einer Systemfamilie die Leistung bei Addition einer weiteren Einheit linear zunimmt und nicht infolge eines erhöhten internen Verwaltungsaufwands oder des vermehrten Auftretens so genannter „Stuck States“ nur noch unwesentlich ansteigt. Diese „Skalierbarkeit“ ist eine der wesentlichen Voraussetzungen für den Übergang vom 1-Gbit/s- auf das 10-Gbit/s-Ethernet. Da bei der Übertragung in den beiden Verfahren von den Standardisierungskomitees darauf geachtet wurde, dass die Rahmenstruktur erhalten bleibt und eine „Aggregation“, also die Zusammenführung von mehreren Datenleitungen zu der höheren „Geschwindigkeit“ ohne große Umstände möglich ist, besteht der natürliche Wunsch, diese vorteilhafte Idee auch für die Systementwicklung aufzugreifen. Eine Struktur, die 1-Gbit/s-Ethernet-Daten verarbeiten kann, sollte im Idealfall die nach dem 10-Gbit/s-Standard geforderte Systemleistung etwa durch Hinzufügung weiterer Systeme oder durch eine einfache Steigerung der Taktfrequenz erreichen.

Die Ausgänge werden durch die Kombination einer ODER-Verknüpfung der einzelnen parallelen Eingänge gesteuert oder aber über die serielle 16-bit-SPI-Schnittstelle. Die parallelen Eingänge verfügen über voneinander unabhängige interne Pull-Down-Stromquellen. Diese Eingänge können dazu verwendet werden, eine PWM-Steuerung der Gate-Ausgänge vorzunehmen. Funktionen der SPI-Schnittstelle sind die Steuerung aller sechs Ausgangskanäle, ein Fehler-Management sowie ein leistungsbegrenzender PWM-Betrieb mit programmierbaren Einschaltzeiten. Die Digitaleingänge des Bauteils sind gleichermaßen für 3,3 V und 5 V geeignet und können daher problemlos wahlweise direkt an Mikrocontroller mit 3,3-V- oder 5-V-Logikpegel angeschlossen werden.

Eine Power-Up/Down-Steuerung verhindert unkontrollierte Betriebszustände am Ausgang durch die Überwachung der UCC1-Stromversorgung. Zudem zwingt eine interne Power-On-Reset-Schaltung (POR) sämtliche GATx-Ausgänge dazu, solange auf Low-Potential zu verharren (externe MOSFET-UGS ≈ USS), bis die Versorgungsspannung soweit angestiegen ist (typisch 4,2 V), dass eine ordnungsgemäße Funktion des Bauteils garantiert ist. Sobald der Pre-Driver seinen aktiven Zustand erreicht hat, werden sämtliche Register zunächst auf ihre Ausgangswerte zurückgesetzt bzw. initialisiert. Falls UCC1 unter die POR-Spannungsschwelle sinken sollte, werden alle GATx-Ausgänge auf Low-Potential gezogen, bis UCC1 unter rund 0,7 V abgefallen ist.

Die beiden Enable-Eingänge erlauben die gleichzeitige Abschaltung aller Ausgänge und die komplette Deaktivierung der Fehlererkennung. Enable 1 (ENA1) besitzt einen internen Pull-Down-Widerstand. Tritt dort ein Low-Signal auf, wird ein Soft-Reset ausgelöst, wobei sämtliche Ausgänge abgeschaltet und auch die GATx-Register zurückgesetzt werden. Enable 2 (ENA2) verfügt über eine interne Pull-Down-Stromquelle. Wenn an diesem Pin ein Low-Signal auftritt, bewirkt dieses zwar eine Abschaltung der Ausgänge, jedoch bleiben hier die Informationen in den GATx-Registern erhalten.