Avago Technologies: SerDes in 65-nm-CMOS

Avago Technologies validiert seinen SerDes-ASIC-Core mit einem 65-nm-CMOS-Prozess.

Das IP zeichnet sich laut Unternehmensangabe durch einen extrem niedrigen Jitter aus, wodurch so viele SerDes-Kanaäle wie benötigt auf einen 65-nm-CMOS-Chip integriert werden können, jeder einzelne mit einer Datenübertragungsrate von 12,5 GBit/s. Außerdem verfügt der neue Core über folgende Neuerungen: Taktlose Decision Feedback Equalization; BERT für eine Optimierung der Bitfehlerrate; LC-basierender Oszillator und 1149.6 AC-Extest für das Testen von AC-gekoppelte Verbindungen.