3,125-GBit/s-SERDES in relativ kostengünstigen FPGAs

Lattice Semiconductor kündigt mit ECP2M-FPGAs eine neue Familie an, die dem Anwender für relativ wenig Geld SERDES-Schnittstellen und PCS (Physical Coding Sublayer) zur Verfügung stellen.

Die Familie basiert auf der LatticeECP2-Architektur und wird mit 90-nm-Strukturen auf 300-mm-Wafern gefertigt. »Bislang waren high-speed Embedded SERDES mit Geschwindigkeiten über 3 GBit/s nur auf relativ teueren Hochleistungs-FPGAs erhältlich, mit ECP2M-FPGAs stehen jetzt low cost FPGAs für mehr Anwendungsbereiche offen, besonders auch für Marktsegmente mit hohem Kostendruck und hohen Stückzahlen wie Kommunikation, Automotive, Video und Industrieanlagen«, erklärt Stan Kopec, Corporate Vice President of Marketing von Lattice. Und weiter: »Der Preis für diese neuen FPGAs liegt bei ungefähr einem Drittel eines konkurrienden SERDES-basierten FPGAs.« Muster des LatticeECP2M-35, erhältlich im 484 und 672 ball fpBGA Gehäuse, werden ab Oktober verfügbar sein. Lattice plant, die gesamte LatticeECP2M Familie in der ersten Jahreshälfte 2007 auf den Markt zu bringen. Der Preis für den ECP2M-35 wird für 100.000 Stück mit Ausliefertermin 2007 nur 22,95 Dollar betragen.