Hohe Integration, niedrige Enwicklungskosten

Anwendungsspezifische Schaltkreise (ASICs oder deren Weiterentwicklung „System on a Chip“) bieten oft die größtmögliche Integration von Schaltungen auf einem Halbleiter. Ein ASIC ist aber nicht immer die optimale Lösung, denn damit sind oft lange Entwicklungszeiten, hohe Initialkosten und damit der Zwang zu hohen Stückzahlen verbunden. Eine Alternative hierzu bietet das „High Density Packaging“.

Anwendungsspezifische Schaltkreise (ASICs oder deren Weiterentwicklung „System on a Chip“) bieten oft die größtmögliche Integration von Schaltungen auf einem Halbleiter. Ein ASIC ist aber nicht immer die optimale Lösung, denn damit sind oft lange Entwicklungszeiten, hohe Initialkosten und damit der Zwang zu hohen Stückzahlen verbunden. Eine Alternative hierzu bietet das „High Density Packaging“.

Ohne eine bestimmte Mindestabnahmemenge werden sich kaum ASIC-Design-Firmen finden lassen, die bereit sind, eine Entwicklung zu übernehmen, da es auch für sie wirtschaftlich nicht sinnvoll ist. Vor allem „Mixed Signal“-ASIC-Entwicklungen haben sich als recht kostspielig herausstellt, wenn das System sehr anspruchsvoll war oder das Schaltungsverhalten nicht genügend beherrscht wurde. Diese Nachteile müssen dann die niedrigen Stückkosten oft über lange Jahre amortisieren. Tabelle 1 vergleicht ASICs oder SoCs mit „High Density Packaging“ (HDP).

Bei HDP werden ungehäuste ICs direkt auf hochdichte Leiterplatten (Substrate) montiert. HDP umfasst dabei neben den bekannten Verfahren – Chip on Board, Flip Chip oder der Micro-Via-Leiterplatte – auch Neuerungen wie „Wafer Level Packages“, Keramiksubstrate mit minimierter x/y-Schrumpfung sowie „3D Packages“. Mit HDP-Modulen können, ebenso wie mit ASICs, Größenreduktionen von 50 Prozent und mehr des ursprünglichen Systems erreicht werden. Entwicklungszeiten von unter einem halben Jahr für Prototypen sind keine Utopie, und vor allem lassen sich verschiedene Halbleiter-Technologien wie Logik, Speicher oder HF-Schaltkreise problemlos miteinander kombinieren.

HDP nutzt die ganze Vielfalt von Verbindungstechnologien, um unverpackte ICs auf ein Substrat zu montieren. Diese sind hauptsächlich:

  • Drahtbonden mit einzeln gezogenen Drähten (Gold oder Aluminium, Durchmesser zwischen 20 µm und 30 µm) zur Kontaktierung der ICs (Bild 1a).
  • „Tape Automated Bonding“ (TAB) mit einer vorgefertigten, einlagigen Folie zur Kontaktierung des ICs in einem Arbeitsschritt (Bild 1b).
  • „Flip Chip“ mit Lotkugeln, die direkt auf die Anschlüsse des Chips aufgebracht werden. Der Chip wird anschließend „geflipt“ – also Kopf unter – mit den Lotkugeln auf das Substrat gelötet (Bild 1c).

Als Alternative zu ungehäusten ICs werden immer mehr auch so genannte Chip Size Packages (CSP) – zum Teil auch bekannt unter der Bezeichnung µBGA (Ball Grid Array) – eingesetzt. Diese Gehäuse weisen denselben Formfaktor auf wie der „nackte“ Chip oder sind nur wenig größer. Sie sind teilweise direkt vom IC-Hersteller erhältlich, oft aber müssen die Chips kundenspezifisch zu CSPs umverdrahtet werden. Durch diese Umverdrahtung der IC-Anschlüsse auf ein flächiges Raster (Array) wird eine Vergrößerung des Anschlussrasters erreicht. Dennoch muss meistens ein CSP, genauso wie unverpackte ICs, auf eine hochdichte Leiterplatte (HDI, High Density Interconnect) aufgebracht werden, um alle Signale mit einer sinnvollen Anzahl von Lagen entflechten zu können. Aufbaulagen (Sequential Build Up, SBU) mit Micro-Vias ermöglichen den Einsatz herkömmlicher Leiterplatten-Laminate als Substrat. Keramik (z.B. LTCC, Low Temperature Cofired Ceramic) eignet sich vor allem für den Einsatz in Umgebungen mit hohen Temperaturen oder großer Wärmeentwicklung. Mit Dünnschicht-Substraten aus der Chip- und LCD-Fertigung können dagegen sehr dichte Layouts realisiert werden (s.a. Tabelle 2).

Die Hirschmann Electronics, Neckartenzlingen (www.hirschmann.de), wollte ihren Mehrfach-Schalter für Satelitenempfangsanlagen mit fünf Eingängen (vier Satellitensignale und ein terrestrisches Signal) und vier Ausgängen auf neun Eingänge erweitern. In diesem Mehrfach-Schalter schaltet ein selbst entwickeltes ASIC die fünf Eingangssignale im Bereich 900 MHz bis 2,5 GHz zu den einzelnen Ausgängen. Mit einem zweiten Switch-ASIC sollte das System nun auf neun Eingänge erweitert werden. Jedoch wäre es auf Grund der Signallaufzeiten und der notwendigen Abschirmung der hochfrequenten Signale nur mit großem Aufwand und zusätzlichen Anpassungsnetzwerken möglich, zwei gehäuste Switch-ASICs ohne Leistungseinbuße miteinander zu verschalten. Zusätzlich sollte die Leiterplatte neben den beiden analogen ASICs vier DiSEqC-Bausteine (Digital Satellite Equipment Control) tragen.

Die beiden ASICs wurden als HDP-Modul auf einem Laminat-Substrat (vier Lagen, 21x24 mm2) mit impedanzkontrollierten HF-Leiterbahnen montiert (Bild 2). Auf diesem Laminat sind insgesamt sieben Chips – zwei analoge ASICs (golden, unten), vier digitale Controller (bläulich, oben) und ein Inverter (Mitte) – aufgebracht und per Drahtbonden kontaktiert. Auch die HF-Koppelkondensatoren und Abschlusswiderstände fanden auf dem HDP-Modul Platz. Als Verbindung zur Systemplatine dient ein Standard-Lotkugelraster (BGA) auf der Unterseite des Substrates. Die großen Kondensatoren und Spulen des Anpassungsnetzwerkes wurden auf der Systemplatine belassen, da dort genügend Platz vorhanden ist.