IMEC-Fellow kommentieren das mooresche Gesetz - Teil 7 Dr. Eric Beyne »Wir brauchen den Übergang von 2D-SoC auf 3D-SoC.«

Moore´s Gesetz
Moore´s Gesetz

Bisher genügten die technischen Fortschritte zur rein zweidimensionalen Miniaturisierung von Transistoren, um die von Gordon Moore beschriebene Produktivitätssteigerung in der Halbleiterfertigung zu realisieren. Hier scheint kaum noch ein weiterer Fortschritt möglich. Dr. Eric Beyne sieht nun das Zeitalter der dritten Dimension kommen.

Das mooresche Gesetz dreht sich nicht um Dimensionen. Sondern um die Wirtschaftlichkeit. Es besagt, dass elektronische Systeme immer kleiner und billiger werden und gleichzeitig auch mehr Funktionen bieten. Das beste Beispiel dafür sind unsere Smartphones. Wir können diese Systeme kleiner und kleiner gestalten, denn die Forscher und Entwickler sind weiterhin erfolgreich bei der Verkleinerung ihres grundlegenden Bausteins: des Transistors. Dabei sollte man jedoch keinesfalls die Bedeutung der 3D-Integration übersehen. Konzepte wie System-in-Package (SiP) und System-on-Chip (SoC) ermöglichen kompaktere Systeme auch ohne technische Fortschritte bei der Größenreduzierung ihrer elementaren Bausteine. Insbesondere 3D-SoCs werden sehr wichtig werden, wenn das mooresche Gesetz – also die Miniaturisierung der Systeme – noch geraume Zeit weiter gelten soll. Im Augenblick werden hauptsächlich 2D-SoCs eingesetzt. Bei ihnen besteht ein Chip aus mehreren kleinen Inseln.

Dabei hat jede eine spezifische Funktion: Mikroprozessor, Speicher, analoge Schaltkreise, Kreuzschienenverteiler etc. Das bedingt eine monolithische Integration aller Elemente, mit der alle Inseln mit derselben Technik gefertigt werden. Wenn man dazu die jeweils fortschrittlichste Technik einsetzen möchte, kann ein solches SoC sehr teuer werden. Man denke nur an die Nutzung der EUV-Lithografie. Man würde sie nur für solche Chip-Inseln verwenden, die wirklich von dieser fortschrittlichen Technik profitieren können. Um dieses Problem grundsätzlich zu lösen, braucht es den Übergang von 2D-SoC auf 3D-SoC. Damit lässt sich jede Funktionsinsel auf dem Chip mit der bestgeeigneten – und kostengünstigsten – Technik produzieren. So würden wir beispielsweise für die Speicherfunktion die fortschrittlichste Technik einsetzen. Für die Sensor-Funktion hingegen ist dies nicht unbedingt erforderlich; deshalb verwenden wir hier eine ältere Technik. Alle diese Chips lassen sich dann in drei Dimensionen übereinander stapeln. Das bedeutet, dass man keine Kompromisse machen muss, wie es bei 2D-SoCs oft der Fall ist. Dieses Verfahren macht das System billiger, leistungsfähiger und kompakter – dank des 3D-Stapels.

Derzeit die größte Herausforderung für 3D-SoCs ist die erzielbare Wirtschaftlichkeit. Besonders das Testen jedes Chip-Layers muss noch entwickelt werden. Aus diesem Grunde glaube ich, dass das mooresche Gesetz auch weiterhin und über lange Zeit gelten wird. Doch wir müssen die Schaltungen auf eine weiter spezialisierte Art und Weise miniaturisieren. Die Techniken mit den kleinsten Dimensionen werden sehr spezifisch für die Funktionen eingesetzt, die von ihnen profitieren. Die alte Regel „one size fits all“ wird nicht länger gelten.

 

Dr. Eric Beyne
 


ist Program Director für 3D-Systemintegration beim IMEC. Seine Gruppe forscht und entwickelt im Bereich der High-Density-Interconnect- und Packaging-Techniken wie System-in-a-Package, 3D-Interconnect, Wafer-Level Packaging. Eric Beyne machte 1983 seinen Abschluss in Elektrotechnik und promovierte 1990, beides an der Katholieke Universiteit (KU) Leuven, Belgien.

Er ist seit 1986 beim IMEC tätig und leitet aktuell als Präsident das IMAPS-Benelux-Komitee. Beyne ist Mitglied des IMAPS Europe Liaison Committee, gewähltes Mitglied im Board of Governors der IEEE CPMT Society und Strategic Director der IEEE Components, Packaging, and Manufacturing Technology Society für die Region 8.