Von der Netzliste bis in die Fab mit einem Flow

Mit Olympus-SoC von Sierra Design Automation – im Juni letzten Jahres von Mentor Graphics übernommen – konnte Mentor den Kreis zwischen Design und Fertigung schließen und eine durchgängige Lösung anbieten, die die Herausforderungen von kleineren Prozessgeometrien adressiert.

Im letzten Jahr hatte Mentor Graphics mit seiner Übernahme von Sierra Design Automation für Aufsehen gesorgt. Denn damit wagte sich das Unternehmen in den Bereich »Place and Route« vor – ein Segment, das durch einen hohen Konkurrenzdruck gekennzeichnet ist. Und das wiederum passt eigentlich nicht zur Strategie von Mentor.

So erklärt auch Wally Rhines, Chairman und CEO von Mentor: »Das war genau der Grund, warum wir bislang nicht in diesem Bereich tätig waren. Aber bei Geometrien von 65 nm und darunter ändert sich die Geschichte. Ab da sind vollkommen neue Ansätze notwendig, um den damit verbundenen Herausforderungen gerecht zu werden. Und einen solchen Ansatz hat Sierra Design Automation verfolgt und eine Lösung entwickelt, die ihresgleichen im Markt sucht.«

Diese Aussage unterstreicht auch Joe Sawicki, Vice President und General Manager Design-to-Silicon Division. Sierra habe von Anfang an auf die Entwicklung einer MCMM-Technologie (Multi-Corner Multi-Mode) gesetzt, und diese sei mehr gefragt denn je. »Acht der zwanzig größten Halbleiterunternehmen nutzen unsere Place-and-Route-Tools, das zeigt wie erfolgreich diese Übernahme für uns gelaufen ist«, so Sawicki weiter. Mittlerweile sind mehr als 100 Tape-outs schon erfolgt, die Mehrheit mit 65-nm-Strukturen und darunter.

Dass Olympus-SoC so erfolgreich ist, liegt laut Sawicki unter anderem daran, dass traditionelle Place-and-Route-Tools nicht geeignet sind, die mit kleineren Geometrien neu entstandenen Probleme zu lösen. Der Hauptgrund: Die meisten dieser traditionellen Programme seien zwischen zehn und 15 Jahre alt und damit für Strukturen von 150 bis 180 nm optimiert.

Hinzu käme noch, dass deren Kapazitäten auf 350.000 bis 700.000 Instances beschränkt sind. Außerdem analysieren diese Tools typischerweise nur eine Process-Corner und einen Design-Modus gleichzeitig, auch das sei heute nicht mehr zeitgemäß. »Und es kommt hinzu, dass die Tools bislang kaum Fertigungsprobleme berücksichtigen.«

Olympus-SoC dagegen basiert auf einem Routing-Ansatz, der mit Timing-, Optimierungs- und Litho-Modellierungsfunktionen ausgestattet ist. Außerdem ist Olympus-SoC in der Lage, Dutzende von verschiedenen Process-Cornern sowie Designmodi simultan zu handhaben, und garantiert auf diese Weise einen optimierten Chip ohne unnötiges Guard-Banding.

Hinzu kommt noch, dass mit diesen Werkzeugen Designs mit mehr als 100 Mio. Gates problemlos bearbeitet werden können. Sawicki: »Existierende Tools könnten solche Designs noch nicht einmal laden.« Und abschließend: »Mit Hilfe des MCMM-Ansatzes lassen sich das Timing verbessern, die Die-Fläche und Leistungsaufnahme senken und manuelle Iterationsschritte eliminieren.«

Im nächsten Schritt hat Mentor Graphics die Sierra-Lösung mit seinen eigenen Produkten – »Calibre« und »TestKompress Yield Assist« – zu einer gemeinsamen Plattform zusammengebunden. Außerdem hat Mentor Graphics die gesamten Aktivitäten um diese Produkte in eine einzige Design-to-Silicon-Division zusammengeführt.