Verbesserte ASIC-Synthese

IBM nutzt für seine 90-nm und 65-nm-ASIC-Designkits die „Topographical-Technology“ von Synopsys.

Die „Topographical-Technology“ von Synopsys verbessert die Korrelation zwischen Synthese und Layout. Das Timing, die Chipfläche, die Testbarkeit und die Leistungsaufnahme können so bereits während der Synthese präzise vorhergesagt werden. Die Synthese-Ergebnisse weichen nach Angaben von IBM um max. fünf Prozent von denen der tatsächlichen physikalischen Implementierung ab.

Bei den neuen ASIC-Designkits sind außerdem Korrekturmaßnahmen möglich, bevor die Netzliste zur physikalischen Implementierung an IBM übergeben wird. Somit erhält der Halbleiterhersteller qualitativ bessere Netzlisten.