Veloce: hardwareunterstützte Verifikation von Mentor Graphics

Die neue Plattform verspricht drei- bis fünffache Produktivität für die Verifikation von SoCs und Embedded-Systemen.

Mentor Graphics kündigt drei neue hardwareunterstützte Verifikations-Plattformen an: Die Produkte Veloce Solo, Trio und Quattro basieren auf einer neuen „Emulation-on-Chip“-Architektur und ermöglichen eine Verifikation im Megahertz-Bereich für Designs mit bis zu 128 Millionen ASIC-Gattern. Die neue Verifikationsfamilie bietet „target-lose” und In-Circuit Emulation, sowohl für simultane Hardware/Software-Validierung als auch für ddie Verifikation von Embedded-Systemen.  Veloce zielt auf die Segmente Multimedia/Grafik, Computing und Telekommunikation (Netzwerke, Wireless).

Die Veloce-Produktfamilie adressiert spezifische Verifikations-Applikationen und Betriebs-Modi:

Veloce Trio adressiert Logik- und Systementwickler mit Designs von bis zu 16 Millionen ASIC-Gattern in einer Datenzentrum-ähnlichen Umgebung. Es beschleunigt Transaktionsen und die ereignisgenaue Simulation und eignet sich auch für die Verifikation von Embedded-Systemen.

Veloce Solo übernimmt dieselben Funktionen, allerdings nur in einer Single-User-Umgebung. Es hilft bei der Verfikation und Simulation von Design von ebenfalls bis zu 16 Millionen Gattern und im ICE-Mode (In-Circuit-Emulation).

Die Multi-User-Version Veloce Quattro ist für Design-Teams ausgelegt, die Systeme mit bis zu 128 Millionen ASIC-Gattern entwickeln und zwar im Beschleunigungs- und/oder ICE-Mode.

Die Veloce-Plattform ist die fünfte Generation der hardwareunterstützten Lösungen von Mentor. Veloce vereint Hardware- und Software-Technologien wie Emulation-On-Chip, Virtual Wires oder Testbench Xpress auf Basis des Standards "Co-Emulation Modeling Interface" (SCE-MI) von Accellera.

Auf Basis eines 90-nm-Prozesses und der patentierten "Virtual Wires"-Technologie von Mentor bewirkt die neue Emulation-on-Chip-Architektur eine Produktivitätssteigerung um den Faktor drei bis fünf gegenüber bisherigen hardwareunterstützten Lösungen von Mentor. Die Architektur bietet auch schnelle Compilierungszeiten mit bis zu 15 Millionen RTL-Gatteräquivalenten je Stunde. Im Unterschied zu anderen hardwareunterstützten Tools auf Basis von FPGAs verkürzt der Veloce-Compiler die erforderliche Zeit für die Modellierung deutlich.

Veloce-Entwicklungslösungen können kurzfristig angemietet, geleast oder gekauft werden. Der monatliche Mietpreis für Veloce Trio beginnt bei 21.000 US-Dollar für eine Kapazität von 8 Millionen Gattern.