Synopsys: IPs für den Embedded-Speicher

Synopsys hat in Kooperation mit Novelics sein DesignWare-IP-Portfolio um die SRAM-1T-Embedded-Memory-IP erweitert, die in der Bulk-Logic-CMOS-Technologie implementiert ist.

Ein Teil dieser Technologie-Kooperation ist eine gemeinsame Lizenzierungs- und Entwicklungs-Partnerschaft mit Novelics. Synopsys wird zusätzlich eine Familie von Low-Power-Standard-SRAM-IPs anbieten. Die neue Silizium-erprobte DesignWare-Embedded-Memory-IP ermöglicht das Design und die Herstellung von Energie-effizienteren SoCs.

Die hochdichte SRAM-1T-Memory-IP erlaubt die Integration von bis zu dreimal mehr Speicher als bei einem Standard-6T-SRAM. Dies ermöglicht Chips, mehr Systemspeicher (auf dem Chip) miteinzubeziehen und zugleich die Stromaufnahme zu reduzieren. Der DesignWare-coolSRAM-1T ist in den Bulk-Logic-CMOS-Prozess integriert und benötigt keine zusätzlichen Masken oder Herstellungsschritte.

Zusätzlich zu der SRAM-1T-Lösung bietet Synopsys eine Familie von Low-Power-Standard-SRAMs an, die über Single-Port-6T, Dual-Port-8T, Register-File und hochdichte ROM verfügt. Die DesignWare-coolSRAM-Memory-IP erlaubt das Hinzufügen eines 32-KByte-Cache-Speichers, der bis zu einer Taktfrequenz von 1 GHz problemlos arbeitet. Die Compiler beinhalten zusätzlich fortschrittliche Power-Control-Features, wie die Leakage-Control oder den Block-Level-Sleep-Modus.

Die SRAM- und SRAM-1T-IP von Synopsys werden noch im ersten Quartal 2008 erhältlich sein.