Synopsys: Chip-Designflow mit Management-Funktionen

Mit Lynx hat Synopsys jetzt eine Chip-Design-Umgebung vorgestellt, die sich neben einem erprobten RTL-to-GDSII-Flow vor allem durch neue Management-Funktionen auszeichnet.

»Lynx adressiert zwei aktuelle und dringende Bedürfnisse: Chips effizienter zu entwerfen ohne Beeinträchtigung der Ergebnisqualität sowie die Gesamt-Entwurfskosten durch ein systematisches Designflow-Management zu attackieren«, erläutert Aart de Geus, Chairman und CEO von Synopsys. »In einer Zeit enormen wirtschaftlichen Drucks bietet Lynx ferner ein Instrumentarium für Projektleiter und Geschäftsführer, das erlaubt, den Entwurfsfortschritt zu verfolgen und potenzielle Probleme im Zeitplan ausfindig zu machen.«

Um vor allem letzteres zu erreichen, verfügt Lynx über zwei Komponenten, die es so bislang in der EDA-Welt nicht gab: den »Runtime-Manager« und das »Management-Cockpit«. Der Runtime-Manager automatisiert die Konfiguration und Ausführung des Designflows. Die GUI-basierte Anwendung ermöglicht die Einstellung und Validierung von Designflow-Variablen und bietet ein intuitives Drag-And-Drop-Interface zur Erstellung und Modifikation des Flows. Aus dem Runtime-Manager heraus können Entwickler einen oder mehrere Design-Blöcke gleichzeitig auf ihrem Weg durch den Designflow überwachen. Der Status jedes einzelnen Entwurfsschritts lässt sich leicht beobachten und identifizierte Probleme lassen sich auf einfache Weise im Kontext des Designflows debuggen. Der Runtime-Manager kann außerdem im Batch-Mode betrieben werden, um den Aufbau eines Blocks oder des gesamten Chips zu automatisieren.

Die zweite Schlüsselfunktion von Lynx ist die Möglichkeit, den Status des Entwurfsprojekts einzusehen. Dazu bietet das Management Cockpit einen browserbasierten Zugriff auf wichtige Projektdaten, die automatisch aufgezeichnet werden, während der Entwurf den Designflow durchläuft. Daneben gibt es ein intuitives GUI-basiertes Tool zur Erstellung individueller Statusberichte hinsichtlich der spezifizierten Ziele. Mehr als 50 Metriken in Bezug auf Design-Charakteristiken (z.B. Timing, Utilisation, Clock Skew, Leakage Power und Fault Coverage) sowie System-Ressourcen (z.B. Laufzeit, CPU- und Speicherauslastung) werden auf Block- und Chipebene verfolgt. Zusätzlich lassen sich anwenderspezifische Metriken hinzufügen. Der direkte Einblick in entscheidende Projekt-Statistiken und zugehörige Trend-Daten von jedem Web-Browser aus hilft nicht nur Managern aller Ebenen, den Zeitpunkt des Projektabschlusses besser vorherzusagen, sondern er ermöglicht auch, während der gesamten Projektdauer fundierte Entscheidungen zu treffen, um personelle wie technische Ressourcen bestmöglich einzusetzen.

Die zwei weiteren Kernkomponenten sind klassische Designwerkzeuge, die im »Full Chip Production Flow« und im »Foundry Ready System« zusammengefasst sind. Der Produktions-Flow ist ein vollständig integrierter RTL-To-GDSII-Designflow, der an mehr als 100 Kunden-Tapeouts validiert wurde. Lynx vereinigt die neuesten Methodiken zur Implementierung von 65- und 40-nm-Designs einschließlich Low-Power-Techniken wie Multi Corner Multi Mode (MCMM), State Retention Power Gating (SRPG) und Dynamic Voltage Frequency Scaling (DVFS) sowie Concurrent Hierarchical Design, um große komplexe Designs beherrschen zu können. Eingebettet in Lynx sind Entwurfspraktiken der ARM-Synopsys »Implementation Reference Methodology« (iRM) unter Verwendung von ARM Physical IP, optimiert für ARM-Prozessoren.

Eine der Herausforderungen, denen sich Entwicklungsteams stellen, ist die Qualifizierung von Technologiedaten und IP, welche aus verschiedenen Quellen stammenden. Lynx besitzt ein Foundry-Ready-System, welches durch eine Vorab-Validierung der im Designflow eingesetzten Technologiefiles und -bibliotheken den Beginn der Chip-Implementierungsphase beschleunigt. Ferner erlaubt ein »Hard IP Checker« Entwicklern die rasche Validierung neuer IP. Das Foundry-Ready-System ist an spezifische Fertigungsprozesse und Bibliotheken angepasst und beinhaltet prozess-spezifische Checks und repräsentative Default-Einstellungen für Faktoren, die die Produktion beeinflussen, beispielsweise Metal Fill Density und On-Chip-Timing-Variation.