Statistische Variationen stellen kein Problem mehr dar

Statistische Variationen führen bekanntermaßen zu Produktfehlern. Mit SolidoSTAT stellt Solido Design Automation jetzt die zweite Generation eines Statistical-Variation-Design-Tools zur Verfügung, das mit diesen Problemen aufräumt.

»Bei den Prozesstechnologien und Schaltungs-Design-Techniken wurden enorme Fortschritte erzielt, nur die Tools konnten nicht Schritt halten«, erklärt Amit Gupta, Co-Founder, President und CEO von Solido Design Automation. »Die unausgesprochene Wahrheit lautet: Die meisten Tapeouts weisen ernsthafte Variations-Probleme auf«, so Gupta weiter.

Damit sind viele Fragen verbunden: Wie sind die Fehlerquellen zu finden, was muss getan werden, um sie zu beheben, wo treten lokale Variationen auf etc.? Gupta ist der Überzeugung, dass eine Monte-Carlo-Simulation für die Lösung der Probleme zu zeitaufwändig und damit ineffizient ist. Der Ansatz von Solido besteht im Analysieren, Identifizieren und Beheben von statistischen Variationen.

Da Monte Carlo für die Analyse zu langsam ist, nutzt SolidoSTAT Sampling-Techniken wie Latin Hypercube Sampling, Tail Sampling, Run-Time-Feedback und True-Corner-Discovery. Damit ist laut Gupta eine deutliche schnellere Analyse des Designs möglich – er spricht von Faktoren zwischen 10 und 1000 –, wodurch mehr Zeit für die Identifzierung und Behebung der Probleme übrig bleibt.

Gupta hält Monte Carlo aber auch als Methode zur Identifizierung der Fehler für ungeeignet, weil damit nicht die Ursachen der Fehler gefunden werden. Gupta: »SolidoSTAT identifiziert problematische Variationsquellen oder kritische Bausteinbereiche, so dass der Entwickler sich auf die Behebung der Probleme konzentrieren kann, anstatt seine Zeit mit dem Finden der Fehler zu verschwenden.«

Auch bei der Behebung der Fehler kann SolidoSTAT punkten, denn laut Gupta sind dafür nur Minuten anstatt Tage notwendig. Denn mit SolidoSTAT sind keine langwierigen Iterationsschritte zwischen Design-Änderungen und der Monte-Carlo-Analyse notwendig. Gupta: »Mit SolidoSTAT lässt sich die Design-Time von Wochen auf ein paar Tage reduzieren. Außerdem steigt damit die Fertigungsausbeute von 25 auf 95 bis 100 Prozent. Darüber hinaus lassen sich auch die Chip-Fläche und die Leistungsaufnahme des Designs reduzieren.« Und abschließend: »SolidoSTAT ist schnell wie der Ansatz mit Process-Corners aber ebenso genau wie der Ansatz mit einer Monte Carlo.«