SRAM mit 64 MBit

Renesas stellt zwei neue SRAM-Familien mit einer Kapazität von 32 und 64 MBit vor. Beide Familien basieren auf einem 32-MBit-Die.

Die SRAM-Familie R1LV3216R soll es in acht Ausführungen geben, die alle auf einem einzelnen 32-MBit-Die basieren.

Die 64-MBit-Speicher der R1WV6416R-Familie wird es in zwölf Ausführungen geben. Sie bestehen aus zwei übereinander gestapelten 32-MBit-Dies. Die Mitglieder der Speicher-Familien erscheinen in unterschiedlichen Gehäusen und mit unterschiedlichen Spezifikationen.

Die Zugriffszeiten der Speicher betragen 55 oder 70 ns. Die Versorgungsspannung beträgt 3,3 V. Die Stromaufnahme der 32-Mbit-Familie liegt bei rund 40 mA im Betrieb und bei 4 µA im Standby-Modus. Bei der 64-MBit-Familie liegt die Stromaufnahme bei 45 mA bzw. 8 µA.

Nach Angaben von Renesas treten bei den »Advanced Low Power SRAM« genannten Speicherfamilien keine »Soft Errors« mehr auf. Ein »Soft Error« tritt auf, wenn etwa durch Strahlung die Information in einer Spiecherzelle verloren geht.

Die Speicherzellen sind so aufgebaut, dass die übereinander gestapelten Kondensatoren in einer Extra-Schicht über den Transistoren liegen. Die Schicht der Transistoren besteht wiederum aus zwei Schichten: Die P-Kanal-Transistoren sind in Dünnschicht-Technik gefertigt und bestehen aus Polysilizium. Darunter befinden sich ausschließlich N-Kanal-Transistoren. Durch diese Aufteilung wird das Phänomen des parasitären Thyristors verhindert, bei dem sich mehrere Transistoren ungewollt wie ein Thyristor verhalten. Die Folge kann ein Kurzschluss sein.

Muster der R1LV3216R-Serie soll es ab April und Muster der R1WV6416R-Serie ab Juli geben.