Spansion will mehr vom Speicher-Markt

Mit neuen Technologien und einer ehrgeizigen Roadmap will NOR-Flash-Hersteller Spansion stärker in den Markt für NAND-Flash und DRAM vordringen.

Der Markt für NOR-Flash-Speicher soll bis zum Jahr 2012 von derzeit 8 Milliarden auf 6,5 Milliarden Dollar schrumpfen. Grund genug für Marktführer Spansion (Marktanteil von 35 Prozent), sich nach neuen Märkten umzusehen.

Die Basis dafür soll die MirrorBit-Technologie sein, die 2003 in Serie ging und mit der Spansion mittlerweile drei Viertel seines NOR-Flash-Umsatzes erzielt. Bei dieser Technologie werden die Ladungen in der Isolationsschicht des Transistors »gefangen« (Charge Trap). Das Floating Gate des Transistors fällt dabei weg. Die Speicherzellen sind dadurch deutlich kleiner als die Floating-Gate-Zellen. Durch die nicht-leitenden Eigenschaften dieser Schicht können darüber hinaus zwei Ladungen, die zwei Bit entsprechen, gegenüber voneinander gespeichert werden (siehe Grafik). Dadurch verdoppelt sich die Speicherdichte der Zellen.


                                   Aufbau einer MirrorBit-Zelle


Bisher bietet Spansion nur NOR-Flash sowie eine kleine Menge NOR-Flash mit NAND-Schnittstelle in der MirrorBit-Technologie an. Das soll sich ab der nächsten Prozessgeneration, also ab 45 nm, ändern. Dann kommen komplett neue MirrorBit-Architekturen auf den Markt.

Aus NAND und NOR wird Eclipse

So hat Spansion beispielsweise seinen ORNAND-Speicher weiterentwickelt, der bisher ein NOR-Speicher mit NAND-Schnittstelle war. Bei ORNAND2 ist dieser Speicher ein reiner NAND-Speicher. Damit wäre der Weg in reine NAND-Anwendungen wie etwa SSDs frei.

Mit der »Eclipse«-Architektur will Spansion mehr von den Speicher-Anteilen in einem Handy bekommen. In heutigen Geräten steckt eine Mischung aus NOR- und NAND-Flash sowie aus SDRAM. Eclipse ist nun ein NOR-Speicher mit NAND-ähnlichen Schreibgeschwindigkeiten, der somit NAND- und NOR-Flash zu einem Block verschmelzen könnte.

Den DRAM in Servern könnte die »Server Eclipse«-Architektur ersetzen. Auch dabei handelt es sich um einen NOR-Speicher, der jedoch weit weniger Energie als DRAM aufnimmt. Nach Angaben von Spansion ist das ein Viertel dessen, was DRAM braucht.

Eine weitere Neuerung, die mit den neuen Architekturen eingeführt wird, ist ein frei programmierbarer Controller, der die fest programmierte »State Machine« für den Selbsttest (Build in Self Test) ablöst. Dadurch fällt der teure Wafer-Level-Test geringer aus, als das momentan der Fall ist.

Schon im nächsten Jahr sollen die neuen Architekturen mit dem Beginn der 45-nm-Fertigung bei Spansion auf den Markt kommen. Auch im Hinblick auf die Strukturgrößen zeigt sich Spansion sehr ehrgeizig. Nach dem Motto »One Node Per Year« sollen schon im Jahr 2010 erste 32-nm-Produkte marktreif sein.

Größtes Problem für Spansions Strategie dürften, abgesehen von Entwicklungen der Konkurrenz wie etwa Numonyx, vor allem die fallenden Preise sein, die zur Zeit den Speichermarkt bestimmen.