Siemens-PSE implementiert Questa-Verifikations-Flow

Das Chip-Design-Team von CES-Design-Services, der Siemens IT Solutions and Services PSE, hat einen Verifikations-Flow auf Basis von Mentor-Graphics Questa-Verifikations-Plattform und der Questa-Advanced-Verifikation-Methodology (AVM) implementiert.

Die Questa-Plattform und AVM ebnen den Weg zu den umfangreichen Funktions-Merkmalen von System-Verilog und ermöglichen es dem CES-Design-Services-Team, die Vorteile der Constrained-Randomization, Assertions und funktionaler Coverage zu nutzen.

Das CES-Design-Services-Team verwendet AVM zur Errichtung eines funktionalen Verifikations-Prozesses, der die automatische Erzeugung von Testbenches, Wiederverwendung und First-Pass-Success unterstützt.