18 Bit Auflösung Referenzdesign für analoges I/O-Front-End in FPGA-Systemen

Ein analoges Eingangs- und Ausgangs-Front-End für FPGA-basierte Regelungssysteme lässt sich mit einem von Maxim vorgestellten Referenzdesign realisieren. Im Lieferumfang inbegriffen ist eine GUI zur einfacheren Evaluierung.

Mit dem MAXREFDES74# hat Maxim ein Referenzdesign für ein 18-Bit-Datenerfassungssystem im Angebot. Es ist dafür ausgelegt, FPGA-basierte Regelungssysteme zu evaluieren und zu validieren. Das Referenzdesign ist eine komplett ausgearbeitete Lösung für ein analoges Eingangs- und Ausgangs-Front-End zur Datenerfassung auf der Grundlage von FPGAs.

Das MAXREFDES74# arbeitet mit dem 18-Bit-SAR-ADC MAX11156 und wird direkt mit einem standardmäßigen FPGA-I/O-Erweiterungsanschluss verbunden. Zum Lieferumfang gehören neben der Hardware auch eine Firmware für Zynq-SoCs, eine GUI von Maxim für den PC sowie das Platinenlayout im Gerber-Format.

Ein GUI-Onlinetool visualisiert die Funktionsfähigkeit der Signalkette und erübrigt damit den Einsatz von Messgeräten zum Erzeugen und Analysieren von Wellenformen. Mit Hilfe des Referenzdesigns kann der Entwickler sein Design an eine Vielzahl von FPGA-Systemen in unterschiedlichen Anwendungen anpassen. Dafür kann auf pinkompatible 16- und 18-Bit-Bausteine von Maxim zurückgegriffen werden.