PHY plus Controller für PCIe 3.0

Die Snowbush-IP-Group von Gennum hat ein PCI-Express-PHY (Gen. 3) und einen Controller in einem einzigen IP kombiniert.

System- und SoC-Hersteller können das neue IP ab sofort lizenzieren, um es in Systemen einzusetzen, die die im neusten PCI-SIG-Standard spezifizierten 8.0 GigaTransfers/s erreichen.

Den PCIe 3.0 IP hat die Snowbush-IP-Group auf den 40-nm-Prozess von TSMC ausgelegt, er lässt sich auf andere Foundries portieren. Der IP zeichnet sich durch eine geringe Leistungsaufnahme und geringen Platzverbrauch auf der PHY- und der Data-Link-Layer aus. Dazu tragen die im Hause entwickelte 5-Tap-Decision-Feedback-Equalization (DFE) und die H-Brücken-Treiber bei. Jede Lane des PHY lässt sich im Gen-1-, Gen 2- und Gen-3-Modus betreiben. Die 4-Lane-PHYs können zu x8, x16, x32 und größer konfiguriert werden. Ein Fractional-N PLL-Frequency-Synthesizer mit integriertem Spread-Spectrum-Clocking vereinfacht die externe Taktversorgung.

Die Controller auf Basis einer Pipeline-Architektur sind als Endpoint, Root, Dual Mode und Switch für x1-, x4-, x8- und x16-Lane-Konfigurationen erhältlich. Damit eignen sie sich für sämtliche PCI-Express-Anwendungen. Die Micro- und Macro-Power-Optionen tragen zur niedrigen Leistungsaufnahme der Kombination bei.

»PCI Express 3.0 verdoppelt den effektiven Durchsatz des existierenden 2.0-Standards. Wir gehen davon aus, dass er ab 2010 in den neusten Geräten verwendet wird. Die Kombination aus PHY und Controller eröffnet den Anwendern einen kosteneffektiven Weg zum neuen Standard«, sagt Jag Bolaria, Senior Analyst der Linley Group.