PCI Express als Hard- und Soft-IP

Alle großen PLD-Hersteller bieten PCI Express (PCIe) sowohl als Hard- wie auch als Soft-IP-Lösung an. Dazu stellen die Hersteller ein Rund-um-Sorglos-Paket zur Verfügung, das Entwicklungs-Boards, Dokumentationen, Schulungen etc. umfasst.

Die „Smart IGBT“-Technologie von STMicroelectronics kombiniert einen vertikalen IGBT mit einem NMOS-Treiber sowie Polysilizium-Dioden und -Widerständen. Damit lassen sich Funktionen wie z.B. Strombegrenzung, Spannungsklemmung sowie Schutz vor Überhitzung und Schäden durch elektrostatische Entladungen in den Leistungstransistor implementieren. Das Grundkonzept dieser Technologie – die Herstellung des Leistungs-transistors und der Steuerungsfunktionen mit ein und demselben Prozess – bietet sich für zahlreiche Leistungs-Halbleiterbauelemente an.

Alle großen PLD-Hersteller bieten PCI Express (PCIe) sowohl als Hard- wie auch als Soft-IP-Lösung an. Dazu stellen die Hersteller ein Rund-um-Sorglos-Paket zur Verfügung, das Entwicklungs-Boards, Dokumentationen, Schulungen etc. umfasst.

Der Trend zu immer kompakteren und kostengünstigeren Schaltungen veranlasst die Halbleiterunternehmen zur Entwicklung von Technologien, mit denen sich Leistungs-, Schutz- und Diagnosefunktionen auf einem Chip kombinieren lassen.

Ein von STMicroelectronics entwickelter Leistungs-Schaltkreis nutzt die IGBT-Technologie zur Realisierung eines hochspannungstauglichen, intelligenten Leistungschalters mit umfassenden Schutzfunktionen. In diesem monolithischen, „Smart IGBT“ genannten Bauteil sind Leistungsstufe (Treiber) und Kleinsignalstufen (Schutzfunktionen) in einem Siliziumkristall integriert. Damit bietet dieser Baustein für elektronische Zündsysteme ein entscheidendes Plus an Leistungsfähigkeit – verglichen mit konventionellen Zündspulen-Treibern. Er ermöglicht außerdem einen kosteneffektiven Schaltungsaufbau, der weniger Platz- und Kostenaufwand erfordert.

Dementsprechend bietet auch Altera sowohl Hard- als auch Soft- IP-Versionen des PCIe-Cores an. Eine Soft-Core-Version steht für alle Bausteine mit embedded Transceivern zur Verfügung. Laut Ro Chawla, Senior Manager Product and Corporate Marketing bei Altera Europe, ist es außerdem möglich, diese Soft-Cores auch in einem Baustein ohne Transceiver – zum Beispiel Cyclone III – zu nutzen. In diesem Fall muss das FPGA einfach mit einem externen PHY-Baustein kombiniert werden.

Eine Lösung, die mit einem Soft-Core realisiert hat, weist gegenüber einer fest verdrahteten Implementierung den Vorteil auf, dass sie sogar noch im Feld geändert werden kann. Das ist besonders dann sinnvoll, wenn der Standard noch nicht vollständig ratifiziert ist und die Bugs noch nicht ausgebügelt sind. Eine Soft-Core-Implementierung ist allerdings auch mit Nachteilen behaftet. So kann es beispielsweise schwierig sein, die geforderte Performance zu erreichen. Das gilt besonders, wenn es sich um Varianten mit hoher Bandbreite (wie zum Beispiel PCIe Gen2 mit x8- Leitungen) handelt.

Die Smart-Power-IGBT-Technologie

Chawla erklärt aber dazu, dass auch das kein Problem sei, und zwar genau dann, wenn ein FPGA mit einer leistungsfähigen Logik-Fabrik genutzt wird. »Die einzigen FPGAs, die heute diese hohe Leistung erreichen, sind unsere Stratix II GX und Stratix IV GX-FPGAs.« Laut seiner Aussage kann Altera aber noch ein weiteres Alleinstellungsmerkmal für sich in Anspruch nehmen: »Stratix IV GX sind die ersten FPGAs, die mit einem Hard-IP-Block für PCIe Gen 2 ausgestattet sind.« Damit lassen sich rund 30.000 LE (Logikelemente) an FPGA-Logik einsparen, was die Leistungsaufnahme reduziert. Außerdem ist so viel einfacher, die von diesem Standard geforderte Performance zu erreichen.

Altera bietet außerdem diverse Dokumentationen wie beispielsweise Benutzerhandbücher (http://www.altera.com/literature/ug/ug_pci_express.pdf), Charakterisierungs-Reports, Online- und Offline-Trainings-Kurse oder Ergebnisse aus den Interoperabilitätstests (PCI-sig). Außerdem leistet Altera laut Chawla einen umfassenden After-Sales-Support, für den FAEs, High-Speed-I/O-Spezialisten und Applikationsingenieure zur Verfügung stehen, die sicherstellen, dass der Kunde beim Design einer PCIe-Lösung erfolgreich ist.

Die Smart-Power-IGBT-Technologie ermöglicht die Integration einer IGBT-Leistungsstufe mit folgenden Kleinsignal-Funktionen:

  • NMOS-Anreicherungstransistoren,
  • Polysilizium-Widerstände,
  • Polysilizium-Dioden,
  • Strommess-IGBT,
  • Hochspannungs-Widerstände (von ST zum Patent angemeldet).

Der Produktionsprozess dieser Smart-Technologie entspricht dem eines herkömmlichen IGBT, und auch die Zahl der Masken für die Fotolithographie ist identisch. Als Leistungsstufe dient ein vertikaler IGBT im Strip-Layout, dessen Technologie für einen sehr geringen Spannungsabfall im eingeschalteten Zustand und für erhöhte Durchbruchfestigkeit (Latch-up Immunity) bürgt. Wie Bild 1 zeigt, ist zwischen das P+-Substrat und die N–-Driftregion eine N+-Pufferschicht eingefügt, um einen Punch-Through-IGBT zu realisieren. In einer solchen Struktur lässt sich die Dicke der N–-Driftregion ohne Beeinträchtigung der Sperrspannung in Durchlassrichtung reduzieren, da sich die Sperreigenschaften durch die N+-Pufferschicht verbessern. Dies führt zu einer Verringerung des Spannungsabfalls im eingeschalteten Zustand.