Nios-II-Prozessor für ASIC-Designs verfügbar

Der Nios-II-Prozessor von Altera ist ab sofort für die Lizenzierung im Rahmen des DesignWare-Star-IP-Programms verfügbar.

Damit sind für Designs mit dem Nios-II neben den Optionen für FPGAs und strukturierte ASICs der HardCopy-Familie von Altera auch Standardzellen-ASICs möglich. Der Nios-II wird von mehr als 5000 Herstellern eingesetzt.

Das DesignWare-Star-IP-Programm ermöglicht den Zugriff auf Prozessoren und DSP-Cores, die von den Star-IP-Anbietern entwickelt wurden. Synopsys bietet eine konfigurierbare, voll synthetisierbare Version des Nios-II, optimiert für die ASIC-Implementierung.

Anhand der Kombination des wieder verwendbaren Prozessors mit den Tools, Design-Services und System-on-Chip-IP-Funktionsblöcken von Synopsys erhalten Entwickler eine Lösung für Nios-II-basierte ASICs oder ASSPs.

Die synthetisierbare Version des Nios-II-Prozessors soll im ersten Quartal 2008 von Synopsys verfügbar sein.