Neuer Chip-Gehäuse-Standard von Infineon

Infineon hat das Wafer-Level-Packaging (WLB) weiterentwickelt und kann damit nun fast unbegrenzt viele I/Os realisieren.

Das Embedded-Wafer-Level-Ball-Grid-Array-Verfahren (eWLB) ist eine Weiterentwicklung des WLB. Bei diesem Verfahren war bisher die Anzahl der I/Os mit etwa 10 bis 15 stark begrenzt.

Infineon ist es nun gelungen, die Anzahl dieser Anschlüsse auf mindestens 300 zu erhöhen. Dabei werden die Chips aus dem Wafer gesägt und mit der Anschlussseite nach unten auf ein Plastiksubstrat gelegt. Die Abstände zwischen den Chips können daher größer gewählt werden, als dies auf dem Wafer der Fall ist. Somit können um die Chips herum beinahe beliebig viele
I/Os aufgebracht werden.

Die Vorteile im Vergleich zum Flip-Chip-Verfahren sind Platzersparnis aber auch geringere Kosten und bessere thermische Eigenschaften. Auch die Höhe der eWLB-Packages ist mit nur etwa einem halben Millimeter geringer als die von Flip-Chip-Packages.

Das eWLB-Verfahren wird auf Wafer-Prozess-Ebene angewendet und lässt sich daher in den Herstellungsprozess integrieren.

Gefertigt werden die neuen Packages bei dem taiwanesischen Halbleiter-Gehäuse-Hersteller Advanced Semiconductor Enegineering (ASE). Die ersten Produkte mit den neuen Packages sollen im zweiten Halbjahr 2008 auf den Markt kommen.