Neue FPGA-Familie macht Manipulationsversuche quasi unmöglich

Bei sicherheitskritischen Anwendungen kommt es neben den heute üblichen Forderungen nach immer geringerer Leistungsaufnahme und kleinerer Leiterplattenfläche vor allen Dingen auf Ausfallsicherheit und den Schutz vor Manipulationsversuchen an. Die neuen FPGAs Cyclon III LS von Altera sind auf derartige Marktsegmente zugeschnitten.

Bei sicherheitskritischen Anwendungen kommt es neben den heute üblichen Forderungen nach immer geringerer Leistungsaufnahme und kleinerer Leiterplattenfläche vor allen Dingen auf Ausfallsicherheit und den Schutz vor Manipulationsversuchen an. Die neuen FPGAs Cyclon III LS von Altera sind auf derartige Marktsegmente zugeschnitten.

Die neuen FPGAs der Reihe Cyclone III LS weisen von allen Altera-Bausteinen die höchste Logik-, Speicherund DSP-Dichte bezogen auf die dafür benötigte Leiterplattenfläche auf. Im Vergleich zu den „herkömmlichen“ Cyclone-III-Bausteinen konnten diese um die Faktoren 1,7 (LE), 2 (Speicher) und 1,8 (Multiplizierer) gesteigert werden. Sie haben eine statische Leistungsaufnahme unter 0,25 W für 200 000 Logikelemente und sind für Anwendungen in sämtlichen Marktsegmenten einschließlich der Bereiche Wehrtechnik und Industrie vorgesehen, in denen es auf niedrige Stromaufnahme und geringe Leiterplattenfläche ankommt. Aus Time-to-Marketund Kostengründen hat man sich bewusst gegen den 45-nm- und für den Einsatz des 60-nm-Low-Power-Prozesses von TSMC entschieden.

Zu den Sicherheits-Merkmalen der Cyclone-III-LS-FPGAs gehört eine umfassende Information-Assurance Design Suite mit Funktionen für den Manipulationsschutz (Bild 1) sowie die Sicherheit und Separierung der Designs. Für den Schutz höchst sensibler Informationen warten die Anti-Manipulationsmerkmale der Cyclone-IIILS-FPGAs mit einer JTAG-Port-Absicherung, Überwachung von Manipulationsversuchen und CRC-Funktionalität (Cyclic Redundancy Check) auf. Die JTAG-Absicherung verhindert dabei so genanntes Reverse-Engineering, durch die CRC-Prüfsumme können Konfigurationsänderungen erkannt werden. Wenn ein Manipulationsversuch erkannt wird (was ein solcher im Detail ist, kann der Designer festlegen), wird der Baustein komplett gelöscht. Damit diese Überwachungsfunktionen greifen können, ist eine durchgängige Taktversorgung notwendig. Daher hat Altera einen On-Chip-Oszillator als ununterbrechbare Taktversorgung integriert. Als weitere Sicherheitsstufe kommt eine erprobte, industriestandardgemäße AES-Verschlüsselung mit 256-bit-Schlüssel hinzu. Für Anwendungen, in denen Abmessungen, Gewicht und Stromaufnahme kritisch sind, sorgt das Design-Separierungs-Merkmal der Cyclone-III-LS-FPGAs durch Separierung der Logik, des Routings und der I/O-Banks dafür, dass Hochsicherheits- und Industriesicherheits-Applikationen in ein und demselben Chip untergebracht werden können.

Die Cyclone-III-LS-FPGAs ermöglichen eine Single-Chip-Lösung für entsprechende Anwendungen der nächsten Generation, deren Palette von Software-Defined Radio (SDR, Bild 2) über Krypto-Subsysteme bis zu Krypto-Modernisierungs-Equipment reicht, in denen lange Batterie-Lebensdauer, hohe Funktionsdichte bei besonders niedrigem Energieverbrauch und geringer Platzbedarf gefordert sind.

Mit ihren speziellen Funktionsmerkmalen sind die Cyclone-III-LS-FPGAs auch für industrielle Anwendungen in den Bereichen Bewegungssteuerung, Industrial Ethernet und Industriesicherheit geeignet. Die Design-Separierungs-Merkmale senken die System-Leistungsaufnahme und erhöhen den Integrationsgrad, während sicherheitskritische Applikationen gleichzeitig von der Design-Redundanz profitieren. fr

Siehe auch:

Sind FPGA-Designs sicher?