Low-Power-Management inklusive Herstellungstest

Synopsys baut die Low-Power-Management-Fähigkeiten innerhalb der Galaxy-Testlösung aus. Durch diese Erweiterung wird der Zeitaufwand für die Generierung hochwertiger Fertigungstests für integrierte Schaltungen reduziert.

Die TetraMAX-Lösung für die automatische Test-Pattern-Generierung (ATPG) erzeugt Tests, welche die Power-Budgets der Entwickler berücksichtigen. Das DFT-MAX-Scan-Compression-Produkt automatisiert zudem die Integration von Design-For-Test-(DFT)-Strukturen in Designs, die auf ausgereiften Low-Power-Management-Techniken beruhen.

Die Galaxy-Testlösung bietet eine verbesserte Automatisierung des Low-Power-Managements, um die DFT-Implementierung für Low-Power-Flows zu beschleunigen, und erzeugt unter Berücksichtigung der Verlustleistung automatisch Fertigungstests. Eine neue Funktionalität im TetraMAX-Produkt limitiert die Leistungsaufnahme während des Tests, indem die Switching-Aktivität automatisch auf Werte reduziert wird, die mit denen des Normalbetriebes konsistent sind.

Dadurch ist auch das Testen subtiler Delay-Effekte in Nanometer-Bausteinen möglich. Die TetraMAX-Small-Delay-Defect-Patterngenerierung von Synopsys erkennt Timing-Probleme bei Pfaden mit sehr kleinen Timing-Spielräumen. Zusätzlich hat Synopsys das DFT-MAX-Produkt verbessert, um die Implementierung von DFT-Strukturen in Designs mit mehreren Versorgungs-Spannungs-Bereichen zu vereinfachen.

Die DFT-MAX-Power-Optimierung minimiert die Anzahl von Scan-Chain-Verbindungen, die verschiedene Spannungsbereiche kreuzen. Dadurch verringert sich der Einfluss von DFT auf die Chip-Fläche, da weniger Level-Shifter und Power-Isolation-Zellen benötigt werden.