HyperTransport und schnelle Speicher-Interfaces

Die FPGAs der LatticeSC- und LatticeSCM-Familie von Lattice verfügen ab sofort über HyperTransport-Interfaces mit Datenübertragungsraten von bis zu 1600 MBit/s sowie über drei neue Speicherschnittstellen:

QDRII+ (750 MBit/s), RLDRAM II (800 MBit/s) und DDR2 (667 MBit/s). Lattice hat die Schnittstellen auf Basis der eigenen Purespeed-I/O-Technik integriert. Der Speicher-Controller-IP ist in den Structured MACO-ASICs  (Masked Array for Cost Optimization) implementiert. Die MACO-Embedded-Structured-ASIC-Blöcke sind auf den LatticeSCM-FPGAs integriert und bieten vorgefertigte, den Standards entsprechende IPs.

Die  DDR-, RLDRAM- und QDR-Speicher-Controller stehen ebenfalls auf den LatticeSC/M-FPGAs zur Verfügung.  Die kürzlich vorgestellten Design-Tools der neusten Generation ispLEVER Version 7.0 unterstützen die neuen Scniottstellen bereits. Die Anwender müssen keinerlei Gebühren für die vorgfertigten MACO-IPs bezahlen.

Außerdem stellt Lattice ab sofort das Purespeed-I/O-Alignment-Referenzdesign auf Basis der patentierten Adaptive-Input-Logic-Blocks (AIL) zur Verfügung, das Datenraten bis 2 GBit/s erreicht.