High-k/Ge-Gate-Stack-Technik für LSIs ab 16 nm und darunter

Toshiba hat eigenen Angaben zufolge signifikante Fortschritte in der Entwicklung eines Gate-Stacks mit High-k-Material erzielt, indem es eine SrGex-Zwischenschicht eingefügt hat.

Aus der Sicht von Toshiba verfügt der jetzt realisierte Gate-Stack über das Potenzial, in MISFETs (Metal-Insulator-Semiconductor-FETs) von LSIs mit Strukturgrößen von 16 nm und darunter Einsatz zu finden. Das Neue an dem ultra-dünnen, EOT-skalierbaren (EOT: Äquivalentoxiddicke) High-k/Ge-Gate-Stack ist die aus SrGex-bestehende Zwischenschicht mit hoher Trägermobilität.

Germanium ist seit langem ein Kandidat, wenn es um hohe Trägermobilität geht, aber Germanium in LSIs zu implementieren, ist nicht trivial. Eine Schwierigkeit bestand in der Entwicklung von Gate-Stack-Strukturen für Ge-MISFETs.

Zwar wurde bereits eine hohe Lochmobilität mit Hilfe von Germaniumdioxid als Isolatorschicht im Gate-Stack erzielt, aber aufgrund seiner niedrigen Dielektrizitätskonstante blieb das Problem bestehen, das EOT auf eine Dicke von 0,5 nm zu reduzieren - jene Dicke die ab Strukturgrößen von 16 nm und darunter notwendig ist.

Dieses Problem hat Toshiba jetzt gelöst. Demnach ist es Toshiba gelungen, einen dünnen Gate-Stack mit hoher Loch-Mobilität zu produzieren, indem sie SrGex (ein Verbundmaterial zwischen Strontium und Germanium) als Zwischenschicht zwischen dem High-k-Isolator und dem Germanium-Kanal eingefügt hat.

Mit der neuen Technologie kann eine maximale Lochmobilität von 481 cm²/Vs erreicht werden, laut Unternehmensangaben stellt dies einen Rekordwert für High-k/Ge-p-MISFETs dar. Verglichen mit einem Stack ohne SrGex-Zwischenschicht liegt dieser Wert dreimal so hoch.

Gleichzeitig wurde mit dieser Gate-Stack-Struktur ein EOT von rund 1 nm erfolgreich realisiert, die zusätzliche SrGex-Schicht hat die Dicke um nur maximal 0,2 nm vergrößert. Mit dieser EOT-Dicke dürfte es aus der Sicht von Toshiba kein Problem mehr sein, das EOT noch weiter hinunter auf 0,5 nm zu skalieren.