Full-Circuit-Simulation für Satelliten-TV-Empfänger

Berkeley konnte mit seinem Analog-FastSPICE-Simulators eine Full-Circuit-PLL-Generator-Performance-Simulation mit SPICE-Genauigkeit durchführen. Bei der Applikation handelte es sich um einen Breitband-RFCMOS-Satelliten-TV-Empfänger, der am Berkeley Wireless Research Center der University of California Berkeley entwickelt worden ist.

»Wir leisten Pionierarbeit bei der Integration eines kompletten RF-Front-Ends für Breitband-Satelliten-TV-Empfänger, die auf der CMOS-Technologie aufbauen. Dieser integrierte RFCMOS-Ansatz wird die Kosten für solche Empfänger drastisch reduzieren und zugleich Multistandard- und Multinetzwerk-Arbeitsabläufe ermöglichen«, sagte Ali Niknejad, Associate Professor für elektronisches Engineering und Computerwissenschaften an der UC Berkeley sowie Co-Director des Berkeley Wireless Research Centers. »Dank Analog-FastSPICE waren wir in der Lage einen vollständigen 10-GHz-Full-Circuit-PLL-Generator für diese Breitband-Satelliten-TV-Empfänger auf der Transistor-Level-Ebene mit SPICE-Genauigkeit zu verifizieren«.

Das Tool von Berkeley beinhaltet die Analog-FastSPICE-Simulation, das periodische RF-FastSPICE-Analyseprogramm und das PLL-Rausch-Analyseprogramm. Berkeley garantiert identische Impulsformen bis zum Minimalrauschen (typischerweise 0,1 Prozent oder geringer), zugleich eine fünf- bis zehnfach gesteigerte Performance und fünf- bis zehnfach höhere Kapazität. Dies wird durch Anwendung fortschrittlicher Algorithmen und numerischer Analysetechniken, für eine schnellere Abarbeitung von Full-Circuit-Matrizen, erreicht ohne bei der Exaktheit Einbußen in Kauf nehmen zu müssen.

»Wir sind mit der Kooperation mit dem Berkeley Wireless Research Center sehr zufrieden«, sagte Ravi Subramanian, President und CEO von Berkeley. »Die stetig voranschreitenden Forschungsergebnisse des Research Centers bei hochintegrierten Breitband-RFCMOS-Lösungen mit minimalem Stromverbrauch treibt die Verifikationstools an ihre Grenzen«.