Für eine schnellere Datenpfad-Design-Verifikation

Mit dem formalen Scoreboard-, dem Clock-Domain-Crossing- (CDC), dem Cache- und dem FIFO-Testbeschleuniger stellt Jasper ein Erweiterungs-Paket für sein Verifikationssystem JasperGold vor, mit dem eine schnellere Verifikation schwer zu bewältigender Datenpfad-Designs möglich sein soll.

Durch dieses Erweiterungs-Paket liefert das Verifikationssystem JasperGold eine höhere Abdeckung als herkömmliche Simulatoren, reduziert zugleich die Komplexität und verbessert die Performance als auch die formale Leistungsfähigkeit. Die Testbeschleuniger für JasperGold können auch für eine schnellere formale Verifikation komplexer Chips eingesetzt werden, bei der sich der Datenpfad, die Multiple-Clock-Domains, Caches und FIFOs bei der Verifikation gegenseitig ausbremsen.

Mit Hilfe dieser Technologien kann die Datenpfad-Design-Funktionalität gesichert werden. Für Blöcke mit asynchronen, multiplen Clock-Domains steht der CDC-Testbeschleuniger zur Verfügung. Dieser ermöglicht eine formale Block-für-Block-Verifikation der einzelnen Designblöcke nacheinander. Zusätzlich können JasperGold-Anwender mit dem CDC-Testbeschleuniger die Fehlerfreiheit eines Designs über alle Clock-Edge-Kombinationen hinweg (inklusive Variation und Jitter) sicherstellen.

Bei der Cache- als auch bei der FIFO-Verifikation benötigen die Ergebnisse typischerweise extrem viel Speicherplatz. Der Cache- und FIFO-Testbeschleunigers von JasperGold hingegen modelliert schnell komplexe Caches als auch FIFOs und unterstützt »formal safe«. Alle vier Testbeschleuniger für das Verifikationssystem JasperGold sind ab sofort erhältlich.