Flash-Mikrocontroller für komplexe Steueraufgaben

Der zunehmende Einsatz komplexer Algorithmen in Embedded-Control-Systemen lässt den Verarbeitungsaufwand erheblich ansteigen. FFT, iDCT und andere rechenintensive Algorithmen, welche die Manipulation einzelner Bits, ein Matrix-Mapping und arithmetische Operationen an Bytes und Halbworten erfordern, gewinnen zusehends an Verbreitung in Applikationen, in denen dies vor wenigen Jahren nicht einmal vorstellbar war. Dazu gehören Datenkompressions- und Signalcodierungs-Lösungen, Sicherheitssysteme für die Insassen von Kraftfahrzeugen und portable Infotainment-Systeme auf MP3-Basis, die anspruchsvolle, rechenintensive DSP-Algorithmen benötigen. Die Flash-Mikrocontroller der AVR32-UC3-Familie kombinieren eine CPU mit DSP-Funktionalität, hohen Datendurchsatz und einen schnellen On-Chip-Flash-Speicher.

Der zunehmende Einsatz komplexer Algorithmen in Embedded-Control-Systemen lässt den Verarbeitungsaufwand erheblich ansteigen. FFT, iDCT und andere rechenintensive Algorithmen, welche die Manipulation einzelner Bits, ein Matrix-Mapping und arithmetische Operationen an Bytes und Halbworten erfordern, gewinnen zusehends an Verbreitung in Applikationen, in denen dies vor wenigen Jahren nicht einmal vorstellbar war. Dazu gehören Datenkompressions- und Signalcodierungs-Lösungen, Sicherheitssysteme für die Insassen von Kraftfahrzeugen und portable Infotainment-Systeme auf MP3-Basis, die anspruchsvolle, rechenintensive DSP-Algorithmen benötigen. Die Flash-Mikrocontroller der AVR32-UC3-Familie kombinieren eine CPU mit DSP-Funktionalität, hohen Datendurchsatz und einen schnellen On-Chip-Flash-Speicher.

Zweifellos hat der Begriff Rechenleistung in den letzten Jahren ein wenig an Prägnanz verloren. Hinsichtlich der Designvorgaben für den Mikrocontroller AVR32 UC3 wollte man sich nicht damit begnügen, nur eine weitere „CPU mit der höchsten Taktfrequenz“ zu präsentieren. Vielmehr wollte man die CPU von Aufgaben entlasten, die keine wirkliche Intelligenz erfordern. Dazu zählt das Übertragen von Registerinhalten über den Bus ebenso wie der Datenaustausch zwischen Speicher und schnellen Peripherie-Modulen (z.B. SPI, USART oder USB).

Ziel ist es, den Prozessor mit einer möglichst geringen Taktfrequenz zu betreiben, um die Leistungsaufnahme minimieren zu können. Aufgrund der linearen Beziehung zwischen Leistungsaufnahme und Taktfrequenz führt ein Absenken der Taktrate um 10 % zu einer ungefähr 10 % niedrigeren Leistungsaufnahme. Geringere Taktfrequenzen erleichtern den Hardware-Ingenieuren zusätzlich das Design kostengünstigerer Leiterplatten und tragen dazu bei, einen großen Teil der EMI-Probleme zu vermeiden, die sich bei hohen Taktfrequenzen einstellen.