EDA-Plattform für HF-Anwendungen

Eine neue EDA-Lösung von Agilent soll den Zeitaufwand für das Physical-Layer-Design komplexer Kommunikationsalgorithmen und Systemarchitekturen für hochfrequente Anwendungen um nahezu die Hälfte reduzieren.

Agilents neue ESL-Plattform (Electronic-System-Level-Design) »SystemVue 2008« ist speziell auf die Anforderungen von Systemarchitekten von Hochleistungs-PHYs (Physical Layer) und die Bedürfnisse von Algorithmenentwicklern für Wireless-PHYs wie z.B. 3GPP LTE abgestimmt. Aber auch Luft-/Raumfahrt-/Wehrtechnik-Anwendungen wie SDR (Software-Defined Radio), Satellitenkommunikations- und Radarsysteme profitieren nach Agilents Überzeugung von dem neuen Entwicklungssystem.

Die Plattform vereint zwei bisher separate Design-Flows und ergänzt existierende Mehrzweck-EDA-Tools für FPGAs, digitale Signalprozessoren, ASICs und Analog/HF-Bauelemente. Mit einer Reihe neuer Simulations- und Modellierungstechniken soll sie im Design-Flow die Lücke zwischen den Algorithmen-Entwicklern und den anderen Entwicklungsgruppen schließen: »Ohne ein ESL-Tool, das auch Hochfrequenz versteht, müssen sich Anwender aus der Wireless- und Luft-/Raumfahrt-/Wehrtechnik-Industrie beim Systemdesign mit Mehrzweck-Digital-Entwicklungsumgebungen, proprietärer Software und Math-Tools behelfen«, erklärt Jim McGillivary, Vice President und General Manager der EEsof EDA Division von Agilent.

»SystemVue 2008 vereinheitlicht den gesamten Arbeitsfluss und stellt einfach zu bedienende Standard-ESL-Tools bereit. Systementwickler können damit nun ihre Funktionsblöcke auf beiden Seiten des A/D-Wandlers effizient optimieren, anstatt sich mit Tools abzumühen, die eigentlich nicht für solche Aufgabenstellungen gedacht sind.« Zu den wichtigsten Leistungsmerkmalen des Systems gehören:

  • Datenfluss-Simulator verarbeitet Multirate- und Multicarrier-Signale mit analogen HF-Effekten extrem schnell
  • HF-Architektur-Tools liefern Details auf der Analog-Ebene
  • Große Auswahl an HF/Analog-Modellen ermöglicht effektive Systemaufteilung
  • Erweiterbare Block-Bibliotheken für Kommunikations-, Signalverarbeitungs-, HF-, Festpunkt- und Konformitätsfunktionen sind verfügbar
  • Nativer Polymorphism wechselt schnell zwischen sprachbasierten C++-, m-code-, Verilog/VHDL- oder GUI-basierten Blöcken
  • Native Unterstützung für Math-Sprachen gewährleistet die Kompatibilität mit vorhandenen Algorithmen und Prozessen
  • Das System unterstützt Entwurf, Simulation, Debugging, Messgeräteanbindung via TCP/IP und Scripting
  • VHDL/Verilog-Generierung unterstützt ein schnelles FPGA-Prototyping.