eASIC: Differenzierung über Hardware

Wenn Ronnie Vashista nicht zutiefst davon überzeugt wäre, dass die Technik von eASIC einen Durchbruch darstellt, hätte er nicht die Position als CEO übernommen. Hier erklärt er, warum die ASICs wieder auf dem Vormarsch sind.

Markt&Technik: Einerseits sind die Nextreme-ASICs von eASIC im Vergleich zu Standardzellen- ICs teurer, erreichen eine geringere Performance und nehmen eine höhere Leistung auf, andererseits sind sie weniger flexibel als reprogrammierbare FPGAs. Warum sind Sie so sicher, das Beste aus beiden Welten auf ihren ICs zu kombinieren?

Ronnie Vashista: In Consumer-Geräten fallen vor allem die Kosten und das Time-to-Market ins Gewicht. Der Vorteil der Nextreme-ICs liegt darin, dass sie sich genauso schnell entwickeln lassen wie FPGAs, dafür aber eine Leistungsfähigkeit bieten, die nahe an die von ASICs heranreicht. Die Leistungsaufnahme ist so gering, dass die ICs für tragbare Geräte sehr gut geeignet sind. Die Anwender haben jetzt die Möglichkeit, erstens sehr schnell kostengünstige Designs auf Nextreme-Basis durchzuführen und dann in schneller Folge Varianten auf den Markt zu bringen. Es ist also nicht mehr erforderlich, eine auf Standardzellen basierte ASSP-Plattform für unterschiedliche Geräte und unterschiedliche Kunden zu entwickeln, die sich danach nur mehr über Software differenzieren können.

Die Anwender können sich künftig wieder über Hardware unterscheiden, was für höhere Leistungsfähigkeit und niedrigere Leistungsaufnahme sorgt. Sie können sehr schnell auf neue Marktanforderungen reagieren, ohne riesige Summen für die Entwicklung investieren zu müssen. Der Design-Flow ähnelt eher dem von FPGAs als dem von ASICs, die Turn-around-Zeit für die 45-nm-Typen liegt bei sechs Wochen, es gibt keine Mindestbestellmenge. Wir gehen davon aus, dass wir die Turn-around-Zeit sogar unter Verwendung der kundenspezifischen Maske unter sechs Wochen drücken können, dann benötigen wir E-Beam gar nicht. An den Kosten für die Anwender ändert das nichts. Das wird für eine Renaissance der ASICs sorgen, die Zahl der Design-Starts wird wieder steigen.

Und die Flexibilität der FPGAs spielt keine Rolle?

Die Reprogrammierbarkeit wird in den allermeisten Fällen im Feld niemals verwendet. Dafür sind die FPGAs teuer und vor allem leistungshungrig, beides macht sie für den Einsatz in Consumer-Geräten ungeeignet.

Kürzlich hat das Start-up-Unternehmen Silicon Blue genau für diesen Markt FPGAs vorgestellt, die sehr wenig Leistung aufnehmen.

Die Firma ist sehr interessant. Aber die Komplexität dieser FPGAs liegt in einem Bereich, der sie eher mit CPLDs niedriger Komplexität vergleichbar macht. Mit unseren ICs treten sie nicht in Wettbewerb.

Nun ist der Ansatz, ASICs über E-Beam oder Laser zu strukturieren, um Maskenkosten zu sparen und ASICs in kleineren Stückzahlen kostensgünstig zu fertigen, nicht ganz neu. Er hat nur nie funktioniert. Was macht eASIC anders? Warum ist eASIC überzeugt, dass es diesmal funktionieren könnte?

Der große Unterschied besteht darin, dass in unserem Ansatz nur eine einzige Ebene strukturiert werden muss: im Fall der Nextreme-2-Familie ausschließlich die Vias zwischen der vierten und fünften Verdrahtungsebene, sowohl für die Logik als auch für die SRAMs der Look-up-Table. Deshalb sind wir nicht über die Kosten des E-Beam-Schreibens limitiert. Wir erreichen den selben Durchsatz wie über Maskenstrukturierte ASICs. Für hohe Stückzahlen können wir die Vias auch über eine Maske programmieren. Die programmierbare Via-Ebene funktioniert praktisch wie eine Switch-Matrix, alles andere ist vordefiniert. Darin besteht der eigentliche Durchbruch, an dem die Firma immerhin vier Jahre gearbeitet hat.

Wovon sich eASIC ebenfalls von anderen Firmen unterscheidet: Wir sind das erste kleine Unternehmen, das ICs auf der 45- nm-Ebene anbietet. Bisher konnten die Anwender 45-nm-ICs nur von Firmen wie AMD, Altera, IBM, Freescale, Intel, NEC, Qualcom, Matsushita, Renesas, Samsung, Sony, TI und Toshiba erhalten. Die ersten Tape-outs sind da, die ersten Designs werden bereits durchgeführt, die neue Nextreme-2-Familie steht ab dem vierten Quartal dieses Jahres zur Verfügung, die Nextreme-2T-Familie ab dem zweiten Quartal 2009.  

Die Maskenkosten steigen zwar schnell, aber verglichen mit den übrigen Kosten für die Entwicklung eines ASICs fallen sie nicht so stark ins Gewicht. Was macht die ICs von eASIC kostengünstiger?

Alles außer der Via-Ebene ist vorgefertigt. Wir wissen genau, wie sich das Silizium verhält, wir haben eingebaute Testfunktionen, die Taktverteilung ist so umgesetzt, dass keine unerwünschten Skews auftreten, die Leistungsverteilung ist so aufgebaut, dass keine Hot-Spots entstehen. In Standard-Zellen-ICs müsste das für jedes Design wieder neu entworfen und getestet werden.

Im Bereich der Design-Tools arbeitet eASIC mit Magma zusammen. Die meisten ASIC-Hersteller verwenden die Tools vieler EDA-Anbieter. Fühlen sich die Anwender nicht etwas eingeschränkt, wenn sie auf die Tools eines einzigen Anbieters angewiesen sind?

Für die FPGA-Anwender unterscheidet sich der Design-Flow nicht wesentlich. Wer vom ASIC-Design kommt, den konnten wir bisher überzeugen, dass der einfache Design-Flow vorteilhaft ist. Wir wollen die Kosten für die Design-Tools so niedrig wie möglich halten. Die Tools von Magma für Standard-Zellen-ICs kosten 24.000 Dollar, das ist um den Faktor 10 weniger als für Standard Zellen-ICs. Unsere eTool-Software für die Integration in die Magma-Tools bekommen unsere Kunden von uns kostenlos.

Moshe Gavrielov, der CEO von Xilinx, ist überzeugt, dass der Umsatz von 5,2 Mrd. Dollar, den die Analysten dem FPGA-Markt für 2011 vorhersagen, viel zu tief liegt. Er ist optimistisch, den Consumer-Markt erobern zu können und visiert einen Markt von mindestens 14 Mrd. Dollar an. Was halten Sie von dieser Vision?

Sie ist sehr ambitioniert. Ich gehe auf jeden Fall davon aus, dass wir Marktanteile im Consumer-Markt gewinnen werden.